Requested Patent:

JP6216756A

Title:

LOGIC CIRCUIT;

Abstracted Patent:

JP6216756;

Publication Date:

1994-08-05;

Inventor(s):

OGAWA ROKUTARO;

Applicant(s):

FUJITSU LTD;

Application Number:

JP19930006266 19930118;

Priority Number(s):

IPC Classification:

H03K19/082; H03K19/08; H03K19/0944;

Equivalents:

ABSTRACT:

PURPOSE:To realize a high speed property, a low power consumption property, a high soft error resistance, and a high integration property, with regard to the logic circuit, for instance, a 4-input OR/NOR circuit.

CONSTITUTION:An input circuit part is constituted of NPN transistors 1, 36, 110 and 111 in which collectors are connected to a VCC power source line 7, and emitters are connected to a base of a PNP transistor 4 and a gate of an nMOS transistor 12. In an output circuit part, a collector ground circuit 6 consisting of a PNP transistor 4 and a resistance 5, and a source ground circuit 14 consisting of the nMOS transistor 12 and a resistance 13 are provided.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-216756

(43)公開日 平成6年(1994)8月5日


| (51) Int.Cl. ⁵ H 0 3 K | 19/082 19/08 19/0944 | 識別記号 | | 庁内整理番号 8321-5 J 8321-5 J | FΙ | | | i | 技術表示箇所 |
|--------------------------------------|----------------------------|-----------------|--|--------------------------------|--------------|--|------------------|---------|----------------|
| // H03K | 19/20 | | | 9383 - 5 J | *** | 10/ 00/ | | | |
| | | | | 8321 – 5 J | H03K 審査請求 | | 請求項の数15 | A OL | (全 52 頁) |
| (21)出願番号 | 1 | 特顏平5-6266 | | | (71)出顧人 | 0000052 富士通杉 | | | 1926 |
| (22)出願日 | | 平成5年(1993)1月18日 | | | | | K以云社 艮川崎市中原区」 | 小田中 | 卢1015番地 |
| | | | | | (72)発明者 | 小川 禄太郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 | | | |
| | | | | | (74)代理人 | 弁理士 | 平戸 哲夫 | | |
| | | | | | | | | | |

(54) 【発明の名称】 論理回路

(57)【要約】

【目的】論理回路、例えば、4入力OR/NOR回路に 関し、高速性と、低消費電力性と、高ソフトエラー耐性 と、高集積性とを実現できるようにする。

【構成】入力回路部を、コレクタをVCC電源線7に接続され、エミッタをPNPトランジスタ4のペース及び nMOSトランジスタ12のゲートに接続されたNPNトランジスタ1、36、110、111で構成し、出力回路部にPNPトランジスタ4及び抵抗5からなるコレクタ接地回路6と、nMOSトランジスタ12及び抵抗13からなるソース接地回路14とを設ける。



【特許請求の範囲】

【請求項1】コレクタを交流的に接地された第1のパイ ポーラトランジスタからなる第1のコレクタ接地回路 と、入出力レベルが一致するようにコレクタを交流的に 接地された第2のパイポーラトランジスタからなる第2 のコレクタ接地回路とを縦列接続して構成されているこ とを特徴とする論理回路。

【請求項2】 コレクタを交流的に接地されたパイポーラ トランジスタからなるコレクタ接地回路と、入出力レベ ルが一致するようにソースを接地された電界効果トラン 10 ジスタからなるソース接地回路とを縦列接続して構成さ れていることを特徴とする論理回路。

【請求項3】ドレインを交流的に接地された電界効果ト ランジスタからなるドレイン接地回路と、入出力レベル が一致するようにコレクタを交流的に接地されたパイポ ーラトランジスタからなるコレクタ接地回路とを縦列接 続して構成されていることを特徴とする論理回路。

【讃求項4】ドレインを交流的に接地された第1の電界 効果トランジスタからなるドレイン接地回路と、入出力 レベルが一致するようにソースを交流的に接地された第 20 2の電界効果トランジスタからなるソース接地回路とを 縦列接続して構成されていることを特徴とする論理回 路。

【請求項5】コレクタを交流的に接地され、ベースを入 力端とする第1のパイポーラトランジスタと、ペースを 前配第1のパイポーラトランジスタのエミッタに接続さ れ、入出力レベルが一致するようにコレクタを交流的に 接地された第2のパイポーラトランジスタからなるコレ クタ接地回路とを設けて構成されていることを特徴とす る論理回路。

【請求項6】コレクタを交流的に接地され、ベースを入 力端とするパイポーラトランジスタと、ゲートを前記パ イポーラトランジスタのエミッタに接続され、入出カレ ベルが一致するようにソースを交流的に接地された電界 効果トランジスタからなるソース接地回路とを設けて構 成されていることを特徴とする論理回路。

【請求項7】ドレインを交流的に接地され、ゲートを入 力端とする電界効果トランジスタと、ベースを前記電界 効果トランジスタのソースに接続され、入出力レベルが 一致するようにコレクタを交流的に接地されたパイポー ラトランジスタからなるコレクタ接地回路とを設けて構 成されていることを特徴とする論理回路。

【請求項8】ドレインを交流的に接地され、ゲートを入 力端とする第1の電界効果トランジスタと、ゲートを前 配第1の電界効果トランジスタのソースに接続され、入 出力レベルが一致するようにソースを交流的に接地され た第2の電界効果トランジスタからなるソース接地回路 とを設けて構成されていることを特徴とする論理回路。

【請求項9】請求項1、2、3、4、5、6、7又は8

る論理回路。

【請求項10】請求項1、2、3、4、5、6、7又は 8 記載の論理回路のうち、同一の複数の論理回路もしく は一部同一の複数の論理回路又は異なる複数の論理回路 の出力端を接続してなる結線論理積回路又は結線論理和 回路を含んで構成されていることを特徴とする論理回 路。

2

【請求項11】入力回路部を構成するパイポーラトラン ジスタ又は電界効果トランジスタがエミッタ又はソース を共通接続してなる複数のトランジスタで構成されてい る場合において、これら複数のパイポーラトランジスタ 又は電界効果トランジスタのコレクタ又はドレインは共 通の半導体層で構成されていることを特徴とする請求項 1、2、3、4、5、6、7、8、9又は10記載の論 理回路。

【請求項12】入力回路部を構成するパイポーラトラン ジスタが複数のペースを設けてなるバイポーラトランジ スタで構成されていることを特徴とする請求項1、2、 5、6、9又は10記載の論理回路。

【請求項13】出力回路部に複数のコレクタ接地回路、 複数のソース接地回路又はコレクタ接地回路及びソース 接地回路を設けている場合において、前記複数のコレク 夕接地回路を構成するパイポーラトランジスタのコレク タ、前記複数のソース接地回路を構成する電界効果トラ ンジスタのソース又は前配コレクタ接地回路及びソース 接地回路を構成するバイポーラトランジスタ及び電界効 果トランジスタのコレクタ及びソースは、共踊の半導体 層で構成されていることを特徴とする請求項1、2、 3、4、5、6、7、8、9又は10記載の論理回路。

【請求項14】入力回路部を構成するパイポーラトラン ジスタのコレクタに対する電源電圧の印加を出力回路部 を構成するトランジスタの負荷抵抗を介して行うように 構成されていることを特徴とする請求項1、2、5、 6、9又は10記載の論理回路。

【請求項15】ゲートを第1の抵抗を介して入力端子に 接続されると共に第2の抵抗を介して第1の電源に接続 され、ドレインを第2の抵抗を介して第2の電源に接続 されると共に請求項1、2、3、4、5、6、7、8又 は9記載の論理回路の入力端に接続され、ソースを前記 第1の電源に接続された電界効果トランジスタを備えて 構成されていることを特徴とするインタフェース回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、非NOT回路(スルー 回路)、NOT回路(インパータ)、OR回路、NOR 回路等、いわゆる論理回路(logic circuit)に関す

[0002]

【従来の技術】従来、論理回路として、NPNトランジ 記載の論理回路を含んで構成されていることを特徴とす 50 スタからなる差勁回路を基本として構成されるECL回

路や、pMOSトランジスタとnMOSトランジスタと を相補接続して構成されるCMOS回路等が知られてい る。

[0003]

【発明が解決しようとする課題】ここに、従来の論理回 路は、論理回路一般に要求される高速性、低消費電力 性、高ソフトエラー耐性、高集積性を同時に満足させる ものではなく、いずれかに問題があった。

【0004】例えば、ECL回路は、高速性を有する 耐性も低いという問題点があった。また、CMOS回路 は、高集積性及び高ソフトエラー耐性を有するが、駆動 周波数を高くすると、消費電力が大きくなってしまうと いう問題点があった。

【0005】本発明は、かかる点に鑑み、高速性と、低 消費電力性と、高ソフトエラー耐性と、高集積性とをす べて実現できるようにした論理回路を提供することを目 的とする。

[0006]

【課題を解決するための手段】第1の発明

本発明中、第1の発明の論理回路は、コレクタを交流的 に接地された第1のパイポーラトランジスタからなる第 1のコレクタ接地回路(エミッタホロア回路)と、入出 カレベルが一致するようにコレクタを交流的に接地され た第2のパイポーラトランジスタからなる第2のコレク 夕接地回路とを縦列接続して構成するというものであ

【0007】第2の発明

本発明中、第2の発明の論理回路は、コレクタを交流的 に接地されたパイポーラトランジスタからなるコレクタ 接地回路と、入出力レベルが一致するようにソースを接 地された電界効果トランジスタからなるソース接地回路 とを縦列接続して構成するというものである。

【0008】第3の発明

本発明中、第3の発明の論理回路は、ドレインを交流的 に接地された電界効果トランジスタからなるドレイン接 地回路(ソースホロア回路)と、入出カレベルが一致す るようにコレクタを交流的に接地されたパイポーラトラ ンジスタからなるコレクタ接地回路とを縦列接続して構 成するというものである。

【0009】第4の発明

本発明中、第4の発明の論理回路は、ドレインを交流的 に接地された第1の電界効果トランジスタからなるドレ イン接地回路と、入出力レベルが一致するようにソース を交流的に接地された第2の電界効果トランジスタから なるソース接地回路とを縦列接続して構成するというも のである。

【0010】第5の発明

本発明中、第5の発明の論理回路は、コレクタを交流的 に接地され、ペースを入力端とする第1のパイポーラト 50 し、前段回路の負荷を軽くし、前段回路の出力側の充放

ランジスタと、ペースを前記第1のパイポーラトランジ スタのエミッタに接続され、入出力レベルが一致するよ うにコレクタを交流的に接地された第2のパイポーラト ランジスタからなるコレクタ接地回路とを設けて構成す

【0011】第6の発明

るというものである。

本発明中、第6の発明の論理回路は、コレクタを交流的 に接地され、ペースを入力端とするパイポーラトランジ スタと、ゲートを前配パイポーラトランジスタのエミッ が、消費電力が大きく、高集積性に劣り、ソフトエラー 10 夕に接続され、入出力レベルが一致するようにソースを 交流的に接地された電界効果トランジスタからなるソー ス接地回路とを設けて構成するというものである。

【0012】第7の発明

本発明中、第7の発明の論理回路は、ドレインを交流的 に接地され、ゲートを入力端とする電界効果トランジス タと、ペースを前記電界効果トランジスタのソースに接 続され、入出力レベルが一致するようにコレクタを交流 的に接地されたパイポーラトランジスタからなるコレク 夕接地回路とを設けて構成するというものである。

【0013】第8の発明 20

本発明中、第8の発明の論理回路は、ドレインを交流的 に接地され、ゲートを入力端とする第1の電界効果トラ ンジスタと、ゲートを前記第1の電界効果トランジスタ のソースに接続され、入出力レベルが一致するようにソ ースを交流的に接地された第2の電界効果トランジスタ からなるソース接地回路とを設けて構成するというもの である。

【0014】第9の発明

本発明中、第9の発明の論理回路は、第1、第2、第 3、第4、第5、第6、第7又は第8の発明の論理回路 を含ませて構成するというものである。

【0015】例えば、第1、第2、第3、第4、第5、 第6、第7又は第8の発明の論理回路のうち、同一の複 数の論理回路もしくは一部同一の複数の論理回路又は異 なる複数の論理回路の出力端を接続してなる結線論理積 回路又は結線論理和回路を含んで、論理回路を構成する というものである。

[0016]

【作用】第1の発明

40 本発明中、第1の発明を具体化すると、入力回路部を第 1のコレクタ接地回路で構成し、出力回路部を第2のコ レクタ接地回路で構成してなる非NOT回路や、OR回 路等が構成される。

【0017】この第1の発明では、入力回路部をコレク 夕接地回路で構成するようにしているが、この場合、こ のコレクタ接地回路を構成するパイポーラトランジスタ のコレクタは、高電圧側の電源電圧又は低電圧側の電源 電圧に固定され、論理を持つことがない。この結果、こ のパイポーラトランジスタにおけるミラー効果をなく

電電流を少なくすることができる。したがって、高速性 を実現することができる。

【0018】また、この第1の発明では、ECL回路の ように電流切換え動作を必要とせず、単にレベルを伝達 することで論理処理が行われる。したがって、高速な論 理処理が可能であり、この点からしても、高速性を実現 することができる。

【0019】また、この第1の発明では、出力回路部を コレクタ接地回路で構成するようにしているが、コレク 夕接地回路は負荷駆動能力が大きいので、負荷が長配線 10 や多数ファンアウト等の髙負荷の場合でも、動作速度の 低下を少なくすることができる。したがって、この点か らしても、高速性を実現することができる。

【0020】また、この第1の発明では、前述したよう に、入力回路部をコレクタ接地回路で構成し、このコレ クタ接地回路を構成するパイポーラトランジスタのコレ クタを高電圧側の電源電圧又は低電圧側の電源電圧に固 定し、このパイポーラトランジスタのコレクタが論理を 持つことがないようにしているので、負荷抵抗による電 することができる。したがって、低消費電力性を実現す ることができる。

【0021】また、この第1の発明では、前述したよう に、ECL回路のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理が行われるように しているので、低電流での動作を確保することができ る。したがって、この点からしても、低消費電力性を実 現することができる。

【0022】また、この第1の発明では、入力回路部を アルファ線に弱いパイポーラトランジスタで構成してい 30 るが、前述したように、このパイポーラトランジスタの コレクタは、高電圧側の電源電圧又は低電圧側の電源電 圧に固定される。この結果、このパイポーラトランジス タのコレクタの論理がアルファ線によるソフトエラーに よって反転してしまい、出力信号の論理も反転してしま うという事態が発生することはない。したがって、高ソ フトエラー耐性を実現することができる。

【0023】また、この第1の発明によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 40 実現することができる。

【0024】このように、この第1の発明によれば、非 NOT回路や、OR回路等について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

【0025】第2の発明

本発明中、第2の発明を具体化すると、入力回路部をコ レクタ接地回路で構成し、出力回路部をソース接地回路 で構成してなるNOT回路や、NOR回路等が構成され る。

【0026】この第2の発明では、入力回路部をコレク 夕接地回路で構成するようにしているが、この場合、こ のコレクタ接地回路を構成するパイポーラトランジスタ のコレクタは、高電圧側の電源電圧又は低電圧側の電源 電圧に固定され、論理を持つことがない。この結果、こ のパイポーラトランジスタにおけるミラー効果をなく し、前段回路の負荷を軽くし、前段回路の出力側の充放 電電流を少なくすることができる。 したがって、 高速性 を実現することができる。

【0027】また、この第2の発明では、ECL回路の ように電流切換え動作を必要とせず、単にレベルを伝達 することで論理処理が行われる。したがって、高速な論 理処理が可能であり、この点からしても、高速性を実現 することができる。

【0028】また、この第2の発明では、前述したよう に、入力回路部をコレクタ接地回路で構成し、このコレ クタ接地回路を構成するパイポーラトランジスタのコレ クタを高電圧側の電源電圧又は低電圧側の電源電圧に固 定し、このパイポーラトランジスタのコレクタが論理を 圧降下という無駄をなくし、低電源電圧での動作を確保 20 持つことがないようにしているので、負荷抵抗による電 圧降下という無駄をなくし、低電源電圧での動作を確保 することができる。したがって、低消費電力性を実現す ることができる。

> 【0029】また、この第2の発明では、前述したよう に、ECL回路のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理を行うようにして いるので、低電流での動作を確保することができる。し たがって、この点からしても、低消費電力性を実現する ことができる。

【0030】また、この第2の発明では、入力回路部を アルファ線に弱いパイポーラトランジスタで構成してい るが、前述したように、このパイポーラトランジスタの コレクタは、高電圧側の電源電圧又は低電圧側の電源電 圧に固定される。この結果、このパイポーラトランジス タのコレクタの論理がアルファ線によるソフトエラーに よって反転してしまい、出力信号の論理も反転してしま うという事態が発生することはない。したがって、高ソ フトエラー耐性を実現することができる。

【0031】また、この第2の発明によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0032】このように、この第2の発明によれば、N OT回路や、NOR回路等について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて・ 実現することができる。

【0033】第3の発明

本発明中、第3の発明を具体化すると、入力回路部をド レイン接地回路で構成し、出力回路部をコレクタ接地回 50 路で構成してなる非NOT回路や、OR回路等が構成さ

れる。

【0034】この第3の発明では、入力回路部をドレイン接地回路で構成するようにしているが、この場合、このドレイン接地回路を構成する電界効果トランジスタのドレインは、高電圧側の電源電圧又は低電圧側の電源電圧に固定され、論理を持つことがない。この結果、この電界効果トランジスタにおけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0035】また、この第3の発明では、ECL回路のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

【0036】また、この第3の発明では、出力回路部をコレクタ接地回路で構成するようにしているが、コレクタ接地回路は負荷駆動能力が大きいので、負荷が長配線や多数ファンアウト等の高負荷の場合でも、動作速度の低下を少なくすることができる。したがって、この点か 20 らしても、高速性を実現することができる。

【0037】また、この第3の発明では、前述したように、入力回路部をドレイン接地回路で構成し、このドレイン接地回路を構成する電界効果トランジスタのドレインを高電圧側の電源電圧又は低電圧側の電源電圧に固定し、この電界効果トランジスタのドレインが論理を持つことがないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0038】また、この第3の発明では、前述したように、ECL回路のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0039】また、この第3の発明では、入力回路部をアルファ線に強い電界効果トランジスタで構成しているが、たとえ、アルファ線の影響を受けたとしても、前述したように、この電界効果トランジスタのドレインは、高電圧側の電源電圧又は低電圧側の電源電圧に固定される。この結果、この電界効果トランジスタのドレインの論理がアルファ線によるソフトエラーによって反転してしまい、出力信号の論理も反転してしまうという事態が発生することはない。したがって、高ソフトエラー耐性を実現することができる。

【0040】また、この第3の発明によれば、ECL回路による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高集積性を実現することができる。

【0041】このように、この第3の発明によれば、非 NOT回路や、OR回路等について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

【0042】第4の発明

本発明中、第4の発明を具体化すると、入力回路部をドレイン接地回路で構成し、出力回路部をソース接地回路で構成してなるNOT回路や、NOR回路等が構成される。

10 【0043】この第4の発明では、入力回路部をドレイン接地回路で構成するようにしているが、この場合、このドレイン接地回路を構成する電界効果トランジスタのドレインは、高電圧側の電源電圧又は低電圧側の電源電圧に固定され、論理を持つことがない。この結果、この電界効果トランジスタにおけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0044】また、この第4の発明では、ECL回路の り ように電流切換え動作を必要とせず、単にレベルを伝達 することで論理処理が行われる。したがって、高速な論 理処理が可能であり、この点からしても、高速性を実現 することができる。

【0045】また、この第4の発明では、前述したように、入力回路部をドレイン接地回路で構成し、このドレイン接地回路を構成する電界効果トランジスタのドレインを高電圧側の電源電圧又は低電圧側の電源電圧に固定し、この電界効果トランジスタのドレインが論理を持つことがないようにしているので、負荷抵抗による電圧降でという無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0046】また、この第4の発明では、前述したように、ECL回路のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0047】また、この第4の発明では、入力回路部を 切 アルファ線に強い電界効果トランジスタで構成している が、たとえ、アルファ線の影響を受けたとしても、前述 したように、この電界効果トランジスタのドレインは、 高電圧側の電源電圧又は低電圧側の電源電圧に固定され る。この結果、この電界効果トランジスタのドレインの 論理がアルファ線によるソフトエラーによって反転して しまい、出力信号の論理も反転してしまうという事態が 発生することはない。したがって、高ソフトエラー耐性 を実現することができる。

【0048】また、この第4の発明によれば、ECL回 50 路による場合に比較して、少ない素子数で、同一の論理

機能を達成することができる。したがって、高集積性を 実現することができる。

【0049】このように、この第4の発明によれば、N OT回路や、NOR回路等について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

【0050】第5の発明

本発明中、第5の発明を具体化すると、入力回路部を、 コレクタを交流的に接地されたパイポーラトランジスタ で構成し、出力回路部をコレクタ接地回路で構成してな 10 る非NOT回路や、OR回路等が構成される。

【0051】この第5の発明では、入力回路部を、コレ クタを交流的に接地されたパイポーラトランジスタで構 成するようにしているが、この場合、このパイポーラト ランジスタのコレクタは、高電圧側の電源電圧又は低電 圧側の電源電圧に固定され、論理を持つことがない。こ の結果、このパイポーラトランジスタにおけるミラー効 果をなくし、前段回路の負荷を軽くし、前段回路の出力 側の充放電電流を少なくすることができる。したがっ て、高速性を実現することができる。

【0052】また、この第5の発明では、ECL回路の ように電流切換え動作を必要とせず、単にレベルを伝達 することで論理処理が行われる。したがって、高速な論 理処理が可能であり、この点からしても、高速性を実現 することができる。

【0053】また、この第5の発明では、出力回路部を コレクタ接地回路で構成するようにしているが、コレク 夕接地回路は負荷駆動能力が大きいので、負荷が長配線 や多数ファンアウト等の高負荷の場合でも、動作速度の らしても、高速性を実現することができる。

【0054】また、この第5の発明では、前述したよう に、入力回路部を構成するパイポーラトランジスタのコ レクタを高電圧側の電源電圧又は低電圧側の電源電圧に 固定し、このパイポーラトランジスタのコレクタが論理 を持つことがないようにしているので、負荷抵抗による 電圧降下という無駄をなくし、低電源電圧での動作を確 保することができる。したがって、低消費電力性を実現 することができる。

【0055】また、この第5の発明では、前述したよう 40 に、ECL回路のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理を行うようにして いるので、低電流での動作を確保することができる。し たがって、この点からしても、低消費電力性を実現する ことができる。

【0056】また、特に、この第5の発明では、入力回 路部を構成するパイポーラトランジスタにエミッタ抵抗 を接続するようにはしていない。この結果、第1の発明 に比較して、高電圧側の電源線と低電圧側の電源線との 間の電圧差をエミッタ抵抗の両端間の電圧降下分だけ小 50 いるので、低電流での動作を確保することができる。し

10 さくすることができ、第1の発明よりも低消費電力化を 図ることができる。

【0057】また、この第5の発明では、入力回路部を アルファ線に弱いパイポーラトランジスタで構成してい るが、前述したように、このパイポーラトランジスタの コレクタは、高電圧側の電源電圧又は低電圧側の電源電 圧に固定される。この結果、このパイポーラトランジス タのコレクタの論理がアルファ線によるソフトエラーに よって反転してしまい、出力信号の論理も反転してしま うという事態が発生することはない。したがって、高ソ フトエラー耐性を実現することができる。

【0058】また、この第5の発明によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0059】このように、この第5の発明によれば、非 NOT回路や、OR回路等について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

20 【0060】第6の発明

> 本発明中、第6の発明を具体化すると、入力回路部を、 コレクタを交流的に接地されたパイポーラトランジスタ で構成し、出力回路部をソース接地回路で構成してなる NOT回路や、NOR回路等が構成される。

【0061】この第6の発明では、入力回路部を、コレ クタを交流的に接地されたパイポーラトランジスタで構 成するようにしているが、この場合、このパイポーラト ランジスタのコレクタは、高電圧側の電源電圧又は低電 圧倒の電源電圧に固定され、論理を持つことがない。こ 低下を少なくすることができる。したがって、この点か 30 の結果、このパイポーラトランジスタにおけるミラー効 果をなくし、前段回路の負荷を軽くし、前段回路の出力 側の充放電電流を少なくすることができる。したがっ て、高速性を実現することができる。

> 【0062】また、この第6の発明では、ECL回路の ように電流切換え動作を必要とせず、単にレベルを伝達 することで論理処理が行われる。したがって、高速な論 理処理が可能であり、この点からしても、高速性を実現 することができる。

【0063】また、この第6の発明では、前述したよう に、入力回路部を構成するパイポーラトランジスタのコ レクタを高電圧側の電源電圧又は低電圧側の電源電圧に 固定し、このパイポーラトランジスタのコレクタが論理 を持つことがないようにしているので、負荷抵抗による 電圧降下という無駄をなくし、低電源電圧での動作を確 保することができる。したがって、低消費電力性を実現 することができる。

【0064】また、この第6の発明では、前述したよう に、ECL回路のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理を行うようにして

たがって、この点からしても、低消費電力性を実現する ことができる。

【0065】また、特に、この第6の発明では、入力回 路部を構成するパイポーラトランジスタにエミッタ抵抗 を接続するようにはしていない。この結果、第2の発明 に比較して、高電圧側の電源線と低電圧側の電源線との 間の電圧差をエミッタ抵抗の両端間の電圧降下分だけ小 さくすることができ、第2の発明よりも低消費電力化を 図ることができる。

[0066] また、この第6の発明では、入力回路部を 10 アルファ線に弱いパイポーラトランジスタで構成してい るが、前述したように、このパイポーラトランジスタの コレクタは、高電圧側の電源電圧又は低電圧側の電源電 圧に固定される。この結果、このパイポーラトランジス タのコレクタの論理がアルファ線によるソフトエラーに よって反転してしまい、出力信号の論理も反転してしま うという事態が発生することはない。したがって、高ソ フトエラー耐性を実現することができる。

【0067】また、この第6の発明によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 20 機能を達成することができる。したがって、高集積性を 実現することができる。

【0068】このように、この第6の発明によれば、N OT回路や、NOR回路等について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

【0069】第7の発明

本発明中、第7の発明を具体化すると、入力回路部を、 ドレインを交流的に接地された電界効果トランジスタで 非NOT回路や、OR回路等が構成される。

【0070】このように、この第7の発明では、入力回 路部を、ドレインを交流的に接地された電界効果トラン ジスタで構成するようにしているが、この場合、この電 界効果トランジスタのドレインは、高電圧側の電源電圧 又は低電圧側の電源電圧に固定され、論理を持つことが ない。この結果、この電界効果トランジスタにおけるミ ラー効果をなくし、前段回路の負荷を軽くし、前段回路 の出力側の充放電電流を少なくすることができる。した がって、高速性を実現することができる。

【0071】また、この第7の発明では、ECL回路の ように電流切換え動作を必要とせず、単にレベルを伝達 することで論理処理が行われる。したがって、高速な論 理処理が可能であり、この点からしても、高速性を実現 することができる。

【0072】また、この第7の発明では、出力回路部を コレクタ接地回路で構成するようにしているが、コレク 夕接地回路は負荷駆動能力が大きいので、負荷が長配線 や多数ファンアウト等の高負荷の場合でも、動作速度の 低下を少なくすることができる。したがって、この点か 50 ない。この結果、この電界効果トランジスタにおけるミ

12

らしても、高速性を実現することができる。

【0073】また、この第7の発明では、前述したよう に、入力回路部を構成する電界効果トランジスタのドレ インを高電圧側の電源電圧又は低電圧側の電源電圧に固 定し、この電界効果トランジスタのドレインが論理を持 つことがないようにしているので、負荷抵抗による電圧 降下という無駄をなくし、低電源電圧での動作を確保す ることができる。したがって、低消費電力性を実現する ことができる。

【0074】また、この第7の発明では、ECL回路の ように電流切換え動作を必要とせず、単にレベルを伝達 することで論理処理を行うようにしているので、低電流 での動作を確保することができる。したがって、この点 からしても、低消費電力性を実現することができる。

【0075】また、特に、この第7の発明では、入力回 路部を構成する電界効果トランジスタにソース抵抗を接 続するようにはしていない。この結果、第3の発明に比 較して、高電圧側の電源線と低電圧側の電源線との間の 電圧差をソース抵抗の両端間の電圧降下分だけ小さくす ることができ、第3の発明よりも低消費電力化を図るこ とができる。

【0076】また、この第7の発明では、入力回路部を アルファ線に強い電界効果トランジスタで構成している が、たとえ、アルファ線の影響を受けたとしても、この 電界効果トランジスタのドレインは高電圧側の電源電圧 又は低電圧側の電源電圧に固定される。この結果、この 電界効果トランジスタのドレインの論理がアルファ線に よるソフトエラーによって反転してしまい、出力信号の 論理も反転してしまうという事態が発生することはな 構成し、出力回路部をコレクタ接地回路で構成してなる 30 い。したがって、高ソフトエラー耐性を実現することが できる。

> 【0077】また、この第7の発明によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

> 【0078】このように、この第7の発明によれば、非 NOT回路や、OR回路等について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

【0079】第8の発明

本発明中、第8の発明を具体化すると、入力回路部を、 ドレインを交流的に接地された電界効果トランジスタで 構成し、出力回路部をソース接地回路で構成してなるN OT回路や、NOR回路等が構成される。

【0080】このように、この第8の発明では、入力回 路部を、ドレインを交流的に接地された電界効果トラン ジスタで構成するようにしているが、この場合、この電 界効果トランジスタのドレインは、高電圧側の電源電圧 又は低電圧側の電源電圧に固定され、論理を持つことが

ラー効果をなくし、論理反転時の入力側の充放電電流を 少なくし、前段回路の負荷を軽くすることができる。し たがって、高速性を実現することができる。

【0081】また、この第8の発明では、ECL回路の ように電流切換え動作を必要とせず、単にレベルを伝達 することで論理処理が行われる。したがって、高速な論 理処理が可能であり、この点からしても、高速性を実現 することができる。

【0082】また、この第8の発明では、出力回路部を コレクタ接地回路で構成するようにしているが、コレク 10 夕接地回路は負荷駆動能力が大きいので、負荷が長配線 や多数ファンアウト等の高負荷の場合でも、動作速度の 低下を少なくすることができる。したがって、この点か らしても、高速性を実現することができる。

【0083】また、この第8の発明では、前述したよう に、入力回路部を構成する電界効果トランジスタのドレ インを高電圧側の電源電圧又は低電圧側の電源電圧に固 定し、この電界効果トランジスタのドレインが論理を持 つことがないようにしているので、負荷抵抗による電圧 ることができる。したがって、低消費電力性を実現する ことができる。

【0084】また、この第8の発明では、前述したよう に、ECL回路のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理を行うようにして いるので、低電流での動作を確保することができる。し たがって、この点からしても、低消費電力性を実現する ことができる。

【0085】また、特に、この第8の発明では、入力回 路部を構成する電界効果トランジスタにソース抵抗を接 30 続するようにはしていない。この結果、第4の発明に比 較して、高電圧側の電源線と低電圧側の電源線との間の 電圧差をソース抵抗の両端間の電圧降下分だけ小さくす ることができ、第4の発明よりも低消費電力化を図るこ とができる。

【0086】また、この第8の発明では、入力回路部を アルファ線に強い電界効果トランジスタで構成している が、たとえ、アルファ線の影響を受けたとしても、この 電界効果トランジスタのドレインは、高電圧側の電源電 圧又は低電圧側の電源電圧に固定される。この結果、こ 40 の電界効果トランジスタのドレインの論理がアルファ線 によるソフトエラーにより反転してしまい、出力信号の 論理も反転してしまうという事態が発生することはな い。したがって、高ソフトエラー耐性を実現することが

【0087】また、この第8の発明によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を **実現することができる。**

【0088】このように、この第8の発明によれば、N 50 圧を印加するためのコンタクト領域を減らすことができ

14 OT回路や、NOR回路等について、高速性と、低消費

電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

【0089】第9の発明

本発明中、第9の発明は、第1、第2、第3、第4、第 5、第6、第7又は第8の発明を含んで構成するとして いるが、これを具体化すると、OR/NOR回路や、D OT-AND回路等、各種の論理回路が構成されること になる。

【0090】ここに、第1、第2、第3、第4、第5、 第6、第7及び第8の発明は、高速性と、低消費電力性 と、高ソフトエラー性と、高集積性とをすべて実現する ことができるものであることから、この第9の発明によ る論理回路も、同じく、高速性と、低消費電力性と、高 ソフトエラー性と、高集稽性とをすべて実現することが できる。

【0091】なお、第1、第2、第3、第4、第5、第 6、第7、第8又は第9の発明において、入力回路部を 構成するパイポーラトランジスタ又は電界効果トランジ 降下という無駄をなくし、低電源電圧での動作を確保す 20 スタを、エミッタ又はソースを共通接続してなる複数の バイポーラトランジスタ又は電界効果トランジスタで構 成する場合、これら複数のパイポーラトランジスタ又は 電界効果トランジスタのコレクタ又はドレインを絶縁層 で素子分離せず、共通の半導体層で構成することができ

> 【0092】このようにする場合には、これら複数のパ イポーラトランジスタ又は電界効果トランジスタのコレ クタ又はドレインに対して電源電圧を印加するためのコ ンタクト領域を減らすことができるので、その分、集積 度を高めることができる。

> 【0093】また、第1、第2、第5、第6又は第9の 発明において、複数の信号を入力させるように構成する 場合、入力回路部を構成するパイポーラトランジスタを 複数のベースを設けてなるパイポーラトランジスタで構 成することができ、このようにする場合には、入力回路 部に複数のパイポーラトランジスタを設ける必要がな く、その分、集積度を高めることができる。

【0094】また、第1、第2、第3、第4、第5、第 6、第7、第8又は第9の発明において、出力回路部に 複数のコレクタ接地回路、複数のソース接地回路又はコ レクタ接地回路及びソース接地回路を設ける場合、複数 のコレクタ接地回路を構成するパイポーラトランジスタ のコレクタ、複数のソース接地回路を構成する電界効果 トランジスタのソース又はコレクタ接地回路及びソース 接地回路を構成するパイポーラトランジスタ及び電界効 果トランジスタのコレクタ及びソースを絶縁層で素子分 離せず、共通の半導体層で構成することができる。

【0095】このようにする場合には、これらコレク タ、ドレイン又はコレクタ及びドレインに対して電源電

るので、その分、集積度を高めることができる。

【0096】また、第1、第2、第5、第6又は第9の 発明において、入力回路部を構成するパイポーラトラン ジスタのコレクタに対する電源電圧の印加を出力回路部 を構成するトランジスタの負荷抵抗を介して行うように 構成することができる。

【0097】このように構成する場合には、入力回路部 を構成するパイポーラトランジスタのコレクタに対して 電源電圧を印加するためのコンタクト領域を別個独立に **設ける必要がないので、その分、集積度を高めることが 10 長配線や多数ファンアウト等の高負荷の場合でも、勁作** できる。

[0098]

【実施例】以下、図1~図58を参照して、本発明の第 1 実施例~第39 実施例及び本発明による論理回路とE CL回路等の論理回路との接続に必要なインタフェース 回路について説明する。

【0099】第1実施例・・図1

図1は、本発明の第1実施例の論理回路を示す回路図で あり、本発明中、第1の発明、即ち、「コレクタを交流 的に接地された第1のパイポーラトランジスタからなる 20 第1のコレクタ接地回路と、入出力レベルが一致するよ うにコレクタを交流的に接地された第2のパイポーラト ランジスタからなる第2のコレクタ接地回路とを縦列接 続してなる論理回路」を非NOT回路に適用した場合の 第1例である。

【0100】この非NOT回路は、入力回路部をNPN トランジスタ1及び抵抗2からなるコレクタ接地回路3 で構成し、出力回路部にPNPトランジスタ4及び抵抗 5からなるコレクタ接地回路6を設けてなるものであ る。

【0101】なお、7は高電圧側の電源電圧VCCを供 給するVCC電源線、8は低電圧側の電源電圧VEEを 供給するVEE電源線、9は入力信号Aが入力される入 力端子、10は出力信号Xが出力される出力端子であ る。

【0102】この非NOT回路では、入出力条件を 「L」=-0.8 [V]、「H」=-0.3 [V]、電源 条件をVCC=0 [V]、VEE=-2.0 [V] とし た場合において、入力信号A=「L」の場合、ノード1 1の電圧=-1.6 [V]、出力信号X=「L」とな り、入力信号A=「H」の場合には、ノード11の電圧 =-1.1 [V]、出力信号X=「H」となる。

【0103】ここに、この非NOT回路では、入力回路 部をNPNトランジスタ1からなるコレクタ接地回路3 で構成している。即ち、NPNトランジスタ1のコレク 夕を電源電圧VCCに固定し、このNPNトランジスタ 1のコレクタが論理を持たないようにしている。この結 果、このNPNトランジスタ1におけるミラー効果をな くし、前段回路の出力側の負荷を軽くし、前段回路の出 カ側の充放電電流を少なくすることができる。したがっ 50 て、高速性を実現することができる。

【0104】また、この非NOT回路では、ECL回路 による場合のように電流切換え動作を必要とせず、単に レベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

16

【0105】また、この非NOT回路では、出力回路部 をPNPトランジスタ4からなる負荷駆動能力の大きい コレクタ接地回路6で構成している。この結果、負荷が 速度の低下を少なくすることができる。したがって、こ の点からしても、高速性を実現することができる。

【0106】また、この非NOT回路では、前述したよ うに、入力回路部を構成するNPNトランジスタ1のコ レクタを電源電圧VCCに固定し、このNPNトランジ スタ1のコレクタが論理を持たないようにしているの で、負荷抵抗による電圧降下という無駄をなくし、低電 源電圧での動作を確保することができる。したがって、 低消費電力性を実現することができる。

【0107】また、この非NOT回路では、前述したよ うに、ECL回路による場合のように電流切換え動作を 必要とせず、単にレベルを伝達することで論理処理を行 うようにしているので、低電流での動作を確保すること ができる。したがって、この点からしても、低消費電力 性を実現することができる。

【0108】また、この非NOT回路では、入力回路部 をアルファ線に弱いNPNトランジスタ1で構成してい るが、このNPNトランジスタ1のコレクタは、電源電 圧VCCに固定される。この結果、このNPNトランジ 30 スタ1のコレクタの論理がアルファ線によるソフトエラ ーによって反転してしまい、出力信号Xの論理も反転し てしまうという事態が発生することはない。したがっ て、髙ソフトエラー耐性を実現することができる。

【0109】また、この非NOT回路によれば、ECL 回路による場合に比較して、少ない素子数で、同一の論 理機能を達成することができる。したがって、高集積性 を実現することができる。

【0110】このように、この第1実施例によれば、非 NOT回路について、高速性と、低消費電力性と、高ソ フトエラー耐性と、高集積性とをすべて実現することが できる。

【0111】第2実施例・・図2

図2は、本発明の第2実施例の論理回路を示す回路図で あり、本発明中、第2の発明、即ち、「コレクタを交流 的に接地されたパイポーラトランジスタからなるコレク 夕接地回路と、入出力レベルが一致するようにソースを 接地された電界効果トランジスタからなるソース接地回 路とを縦列接続してなる論理回路」をNOT回路に適用 した場合の第1例である。

【0112】このNOT回路は、入力回路部をNPNト

ランジスタ1及び抵抗2からなるコレクタ接地回路3で 構成し、出力回路部にnMOSトランジスタ12及び抵 抗13からなるソース接地回路14を設けてなるもので ある。

【0113】このNOT回路では、入出力条件を「L」 =-0.8 [V]、「H」=-0.3 [V]、電源条件を VCC=0 [V]、VEE=-2.0 [V] とした場合 において、入力信号A=「L」の場合、ノード11の電 圧=-1.6 [V]、出力信号X=「H」となり、入力 信号A=「H」の場合には、ノード11の電圧=-1. 10 1 [V] 、出力信号X=「L」となる。

【0114】ここに、このNOT回路では、入力回路部 をNPNトランジスタ1からなるコレクタ接地回路3で 構成している。即ち、NPNトランジスタ1のコレクタ を電源電圧VCCに固定し、このNPNトランジスタ1 のコレクタが論理を持たないようにしている。この結 果、このNPNトランジスタ1におけるミラー効果をな くし、前段回路の出力側の負荷を軽くし、前段回路の出 力側の充放電電流を少なくすることができる。したがっ て、高速性を実現することができる。

【0115】また、このNOT回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0116】また、このNOT回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1のコレ クタを電源電圧VCCに固定し、このNPNトランジス タ1のコレクタが論理を持たないようにしているので、 負荷抵抗による電圧降下という無駄をなくし、低電源電 30 ジスタ15のコレクタが論理を持たないようにしてい 圧での動作を確保することができる。したがって、低消 費電力性を実現することができる。

【0117】また、このNOT回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0118】また、この非NOT回路では、入力回路部 をアルファ線に弱いNPNトランジスタ1で構成してい 40 るが、このNPNトランジスタ1のコレクタは、電源電 圧VCCに固定される。この結果、このNPNトランジ スタ1のコレクタの論理がアルファ線によるソフトエラ ーにより反転してしまい、出力信号Xの論理も反転して しまうという事態が発生することはない。したがって、 高ソフトエラー耐性を実現することができる。

【0119】また、このNOT回路によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

18

【0120】このように、この第2実施例によれば、N OT回路について、高速性と、低消費電力性と、高ソフ トエラー耐性と、高集積性とをすべて実現することがで きる。

【0121】第3実施例・・図3

図3は、本発明の第3実施例の論理回路を示す回路図で あり、本発明中、第1の発明、即ち、「コレクタを交流 的に接地された第1のパイポーラトランジスタからなる 第1のコレクタ接地回路と、入出力レベルが一致するよ うにコレクタを交流的に接地された第2のパイポーラト ランジスタからなる第2のコレクタ接地回路とを縦列接 続してなる論理回路」を非NOT回路に適用した場合の 第2例である。

【0122】この非NOT回路は、入力回路部をPNP トランジスタ15及び抵抗16からなるコレクタ接地回 路17で構成し、出力回路部にNPNトランジスタ18 及び抵抗19からなるコレクタ接地回路20を設けてな るものである。

【0123】この非NOT回路では、入出力条件を 20 「L」=-1.7 [V]、「H」=-1.2 [V]、電源 条件をVCC=0 [V]、VEE=-2.0 [V] とし た場合において、入力信号A=「L」の場合、ノード2 1の電圧=-0.9 [V]、出力信号X=「L」とな り、入力信号A=「H」の場合には、ノード21の電圧 =-0.4 [V]、出力信号X=「H」となる。

【0124】ここに、この非NOT回路では、入力回路 部をPNPトランジスタ15からなるコレクタ接地回路 17で構成している。即ち、PNPトランジスタ15の コレクタを電源電圧VEEに固定し、このPNPトラン る。この結果、このPNPトランジスタ15におけるミ ラー効果をなくし、前段回路の出力側の負荷を軽くし、 前段回路の出力側の充放電電流を少なくすることができ る。したがって、高速性を実現することができる。

【0125】また、この非NOT回路では、ECL回路 による場合のように電流切換え動作を必要とせず、単に レベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0126】また、この非NOT回路では、出力回路部 をNPNトランジスタ18からなる負荷駆動能力の大き いコレクタ接地回路20で構成している。この結果、負 荷が長配線や多数ファンアウト等の高負荷の場合でも、 動作速度の低下を少なくすることができる。 したがっ て、この点からしても、高速性を実現することができ る。

【0127】また、この非NOT回路では、前述したよ うに、入力回路部を構成するPNPトランジスタ15の コレクタを電源電圧VEEに固定し、このPNPトラン 50 ジスタ15のコレクタが論理を持たないようにしている ので、負荷抵抗による電圧降下という無駄をなくし、低 電源電圧での動作を確保することができる。したがっ て、低消費電力性を実現することができる。

【0128】また、この非NOT回路では、前述したように、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0129】また、この非NOT回路では、入力回路部 10をアルファ線に弱いPNPトランジスタ15で構成しているが、このPNPトランジスタ15のコレクタは、電源電圧VEEに固定される。この結果、このPNPトランジスタ15のコレクタの論理がアルファ線によるソフトエラーによって反転してしまい、出力信号Xの論理も反転してしまうという事態が発生することはない。したがって、高ソフトエラー耐性を実現することができる。

【0130】また、この非NOT回路によれば、ECL 回路による場合に比較して、少ない素子数で、同一の論 理機能を達成することができる。したがって、高集積性 20 を実現することができる。

【0131】このように、この第3実施例によれば、非NOT回路について、高速性と、低消費電力性と、高ソフトエラー耐性と、高集積性とをすべて実現することができる。

【0132】第4実施例・・図4

図4は、本発明の第4実施例の論理回路を示す回路図であり、本発明中、第2の発明、即ち、「コレクタを交流的に接地されたパイポーラトランジスタからなるコレクタ接地回路と、入出力レベルが一致するようにソースを 30接地された電界効果トランジスタからなるソース接地回路とを縦列接続してなる論理回路」をNOT回路に適用した場合の第2例である。

【0133】このNOT回路は、入力回路部をPNPトランジスタ15及び抵抗16からなるコレクタ接地回路17で構成し、出力回路部にpMOSトランジスタ22及び抵抗23からなるソース接地回路24を設けてなるものである。

【0134】このNOT回路では、入出力条件を「L」 =-1.7 [V]、「H」=-1.2 [V]、電源条件を 40 VCC=0 [V]、VEE=-2.0 [V]とした場合 において、入力信号A=「L」の場合、ノード21の電 圧=-0.9 [V]、出力信号X=「H」となり、入力 信号A=「H」の場合には、ノード21の電圧=-0. 4 [V]、出力信号X=「L」となる。

【0135】ここに、このNOT回路では、入力回路部をPNPトランジスタ15からなるコレクタ接地回路17で構成している。即ち、PNPトランジスタ15のコレクタを電源電圧VEEに固定し、このPNPトランジスタ15のコレクタが論理を特たないようにしている。

この結果、このPNPトランジスタ15におけるミラー 効果をなくし、前段回路の出力側の負荷を軽くし、前段 回路の出力側の充放電電流を少なくすることができる。 したがって、高速性を実現することができる。

【0136】また、このNOT回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

【0137】また、このNOT回路では、前述したように、入力回路部を構成するPNPトランジスタ15のコレクタを電源電圧VEEに固定し、このPNPトランジスタ15のコレクタが論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0138】また、このNOT回路では、前述したように、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0139】また、このNOT回路では、入力回路部をアルファ線に弱いPNPトランジスタ15で構成しているが、このPNPトランジスタ15のコレクタは、電源電圧VEEに固定される。この結果、このPNPトランジスタ15のコレクタの論理がアルファ線によるソフトエラーにより反転してしまい、出力信号Xの論理も反転してしまうという事態が発生することはない。したがって、高ソフトエラー耐性を実現することができる。

【0140】また、このNOT回路によれば、ECL回路による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高集積性を実現することができる。

【0141】このように、この第4実施例によれば、N OT回路について、高速性と、低消費電力性と、高ソフ トエラー耐性と、高集積性とをすべて実現することがで きる。

【0142】第5実施例・・図5

図5は本発明の第5実施例の論理回路を示す回路図であり、本発明中、第3の発明、即ち、「ドレインを交流的に接地された電界効果トランジスタからなるドレイン接地回路と、入出力レベルが一致するようにコレクタを交流的に接地されたパイポーラトランジスタからなるコレクタ接地回路とを縦列接続してなる論理回路」を非NOT回路に適用した場合の第1例である。

【0143】この非NOT回路は、入力回路部をnMO Sトランジスタ25及び抵抗26からなるドレイン接地 回路27で構成し、出力回路部にPNPトランジスタ4 50 及び抵抗5からなるコレクタ接地回路6を設けてなるも

のである。

【0144】この非NOT回路では、入出力条件を 「L」=-0.8 [V]、「H」=-0.3 [V]、電源 条件をVCC=0 [V]、VEE=-2.0 [V] とし た場合において、入力信号A=「L」の場合、ノード2 8 の電圧=-1.6 [V]、出力信号X=「L」とな り、入力信号A=「H」の場合には、ノード28の電圧 =-1.1 [V]、出力信号X=「H」となる。

【0145】ここに、この非NOT回路では、入力回路 部をnMOSトランジスタ25からなるドレイン接地回 10 路27で構成している。即ち、nMOSトランジスタ2 5のドレインを電源電圧VCCに固定し、このnMOS トランジスタ25のドレインが論理を持たないようにし ている。この結果、このnMOSトランジスタ25にお けるミラー効果をなくし、前段回路の出力側の負荷を軽 くし、前段回路の出力側の充放電電流を少なくすること ができる。したがって、高速性を実現することができ る。

【0146】また、この非NOT回路では、ECL回路 レベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 髙速性を実現することができる。

【0147】また、この非NOT回路では、出力回路部 をPNPトランジスタ4からなる負荷駆動能力の大きい コレクタ接地回路6で構成している。この結果、負荷が 長配線や多数ファンアウト等の高負荷の場合でも、動作 速度の低下を少なくすることができる。したがって、こ の点からしても、高速性を実現することができる。

【0148】また、この非NOT回路では、前述したよ 30 うに、入力回路部を構成するnMOSトランジスタ25 のドレインを電源電圧VCCに固定し、このnMOSト ランジスタ25のドレインが論理を持たないようにして いるので、負荷抵抗による電圧降下という無駄をなく し、低電源電圧での動作を確保することができる。した がって、低消費電力性を実現することができる。

【0149】また、この非NOT回路では、前述したよ うに、ECL回路による場合のように電流切換え動作を 必要とせず、単にレベルを伝達することで論理処理を行 うようにしているので、低電流での動作を確保すること 40 ができる。したがって、この点からしても、低消費電力 性を実現することができる。

【0150】また、この非NOT回路では、入力回路部 をアルファ線に強いnMOSトランジスタ25で構成し ているが、たとえ、アルファ線の影響を受けたとして も、このnMOSトランジスタ25のドレインは、電源 電圧VCCに固定される。この結果、このnMOSトラ ンジスタ25のドレインの論理がアルファ線によるソフ トエラーにより反転してしまい、出力信号Xの論理も反 転してしまうという事態が発生することはない。したが 50 て、低消費電力性を実現することができる。

って、高ソフトエラー耐性を実現することができる。

【0151】また、この非NOT回路によれば、ECL 回路による場合に比較して、少ない素子数で、同一の論 理機能を達成することができる。したがって、高集積性 を実現することができる。

【0152】このように、この第5実施例によれば、非 NOT回路について、高速性と、低消費電力性と、高ソ フトエラー耐性と、高集積性とをすべて実現することが できる。

【0153】第6実施例・・図6

図6は、本発明の第6実施例の論理回路を示す回路図で あり、本発明中、第4の発明、即ち、「ドレインを交流 的に接地された第1の電界効果トランジスタからなるド レイン接地回路と、入出力レベルが一致するようにソー スを交流的に接地された第2の電界効果トランジスタか らなるソース接地回路とを縦列接続してなる論理回路」 をNOT回路に適用した場合の第1例である。

【0154】このNOT回路は、入力回路部をnMOS トランジスタ25及び抵抗26からなるドレイン接地回 による場合のように電流切換え動作を必要とせず、単に 20 路27で構成し、出力回路部にnMOSトランジスタ1 2及び抵抗13からなるソース接地回路14を設けてな るものである。

> 【0155】このNOT回路では、入出力条件を「L」 =-0.8 [V]、「H」=-0.3 [V]、電源条件を **VCC=0 [V]、VEE=-2.0 [V] とした場合** において、入力信号A=「L」の場合、ノード28の電 圧= −1.6 [V]、出力信号X=「H」となり、入力 信号A=「H」の場合には、ノード28の電圧=-1. 1 [V]、出力信号X=「L」となる。

【0156】ここに、このNOT回路では、入力回路部 をnMOSトランジスタ25からなるドレイン接地回路 27で構成している。即ち、nMOSトランジスタ25 のドレインを電源電圧VCCに固定し、このnMOSト ランジスタ25のドレインが論理を持たないようにして いる。この結果、このnMOSトランジスタ25におけ るミラー効果をなくし、前段回路の出力側の負荷を軽く し、前段回路の出力側の充放電電流を少なくすることが できる。したがって、高速性を実現することができる。

【0157】また、このNOT回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0158】また、このNOT回路では、前述したよう に、入力回路部を構成するnMOSトランジスタ25の ドレインを電源電圧VCCに固定し、このnMOSトラ ンジスタ25のドレインが論理を持たないようにしてい るので、負荷抵抗による電圧降下という無駄をなくし、 低電源電圧での動作を確保することができる。したがっ

【0159】また、このNOT回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0160】また、このNOT回路では、入力回路部を アルファ線に強いnMOSトランジスタ25で構成して いるが、たとえ、アルファ線の影響を受けたとしても、 このnMOSトランジスタ25のドレインは、電源電圧 10 VCCに固定される。この結果、このnMOSトランジ スタ25のドレインの論理がアルファ線によるソフトエ ラーにより反転してしまい、出力信号Xの論理も反転し てしまうという事態が発生することはない。したがっ て、高ソフトエラー耐性を実現することができる。

【0161】また、このNOT回路によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0162】このように、この第6実施例によれば、N 20 OT回路について、高速性と、低消費電力性と、高ソフ トエラー耐性と、高集積性とをすべて実現することがで きる。

【0163】第7実施例・・図7

図7は、本発明の第7実施例の論理回路を示す回路図で あり、本発明中、第3の発明、即ち、「ドレインを交流 的に接地された電界効果トランジスタからなるドレイン 接地回路と、入出力レベルが一致するようにコレクタを 交流的に接地されたパイポーラトランジスタからなるコ レクタ接地回路とを縦列接続してなる論理回路」を非N 30 OT回路に適用した場合の第2例である。

【0164】この非NOT回路は、入力回路部をpMO Sトランジスタ32及び抵抗33からなるドレイン接地 回路34で構成し、出力回路部にNPNトランジスタ1 8及び抵抗19からなるコレクタ接地回路20を設けて なるものである。

【0165】この非NOT回路では、入出力条件を 「L」=-1.7 [V]、「H」=-1.2 [V]、電源 条件をVCC=0 [V]、VEE=-2.0 [V] とし た場合において、入力信号A=「L」の場合、ノード3 40 5 の電圧=-0.9 [V]、出力信号X=「L」とな り、入力信号A=「H」の場合には、ノード35の電圧 =-0.4 [V]、出力信号X=「H」となる。

【0166】ここに、この非NOT回路では、入力回路 部をpMOSトランジスタ32からなるドレイン接地回 路34で構成している。即ち、pMOSトランジスタ3 2のドレインを電源電圧VEEに固定し、このpMOS トランジスタ32のドレインが論理を持たないようにし ている。この結果、このpMOSトランジスタ32にお

くし、前段回路の出力側の充放電電流を少なくすること ができる。したがって、高速性を実現することができ

【0167】また、この非NOT回路では、ECL回路 による場合のように電流切換え動作を必要とせず、単に レベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0168】また、この非NOT回路では、出力回路部 をNPNトランジスタ18からなる負荷駆動能力の大き いコレクタ接地回路20で構成している。この結果、負 荷が長配線や多数ファンアウト等の高負荷の場合でも、 動作速度の低下を少なくすることができる。したがっ て、この点からしても、高速性を実現することができ る。

【0169】また、この非NOT回路では、前述したよ うに、入力回路部を構成するpMOSトランジスタ32 のドレインを電源電圧VEEに固定し、このpMOSト ランジスタ32のドレインが論理を持たないようにして いるので、負荷抵抗による電圧降下という無駄をなく し、低電源電圧での動作を確保することができる。した がって、低消費電力性を実現することができる。

【0170】また、この非NOT回路では、ECL回路 による場合のように電流切換え動作を必要とせず、単に レベルを伝達することで論理処理を行うようにしている ので、低電流での動作を確保することができる。したが って、この点からしても、低消費電力性を実現すること ができる。

【0171】また、この非NOT回路では、入力回路部 をアルファ線に強いpMOSトランジスタ32で構成し ているが、たとえ、アルファ線の影響を受けたとして も、このpMOSトランジスタ32のドレインは、電源 電圧VEEに固定される。この結果、このpMOSトラ ンジスタ32のドレインの論理がアルファ線によるソフ トエラーによって反転してしまい、出力信号Xの論理も 反転してしまうという事態が発生することはない。 した がって、高ソフトエラー耐性を実現することができる。

【0172】また、この非NOT回路によれば、ECL 回路による場合に比較して、少ない素子数で、同一の論 理機能を達成することができる。したがって、高集積性 を実現することができる。

【0173】このように、この第7実施例によれば、非 NOT回路について、高速性と、低消費電力性と、高ソ フトエラー耐性と、高集積性とをすべて実現することが

【0174】第8実施例・・図8

図8は、本発明の第8実施例の論理回路を示す回路図で あり、本発明中、第4の発明、即ち、「ドレインを交流 的に接地された第1の電界効果トランジスタからなるド けるミラー効果をなくし、前段回路の出力側の負荷を軽 50 レイン接地回路と、入出力レベルが一致するようにソー

スを交流的に接地された第2の電界効果トランジスタからなるソース接地回路とを縦列接続してなる論理回路」をNOT回路に適用した場合の第2例である。

【0175】このNOT回路は、入力回路部をpMOSトランジスタ32及び抵抗33からなるドレイン接地回路34で構成し、出力回路部にpMOSトランジスタ22及び抵抗23からなるドレイン接地回路24で構成したものである。

【0176】このNOT回路では、入出力条件を「L」 = -1.7 [V]、「H」 = -1.2 [V]、電源条件を 10 VCC=0 [V]、VEE=-2.0 [V] とした場合において、入力信号A=「L」の場合、ノード35の電圧=-0.9 [V]、出力信号X=「H」となり、入力信号A=「H」の場合には、ノード35の電圧=-0.4 [V]、出力信号X=「L」となる。

【0177】ここに、このNOT回路では、入力回路部をpMOSトランジスタ32からなるドレイン接地回路34で構成している。即ち、pMOSトランジスタ32のドレインを電源電圧VEEに固定し、このpMOSトランジスタ32のドレインが論理を持たないようにして20いる。この結果、このPNPトランジスタ32におけるミラー効果をなくし、前段回路の出力側の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0178】また、このNOT回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

【0179】また、このNOT回路では、前述したように、入力回路部を構成するpMOSトランジスタ32のドレインを電源電圧VEEに固定し、このpMOSトランジスタ32のドレインが論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0180】また、このNOT回路では、前述したように、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することが 40できる。したがって、この点からしても、低消費電力性を実現することができる。

【0181】また、このNOT回路では、入力回路部をアルファ線に強いpMOSトランジスタ32で構成しているが、たとえ、アルファ線の影響を受けたとしても、このpMOSトランジスタ32のドレインは、電源電圧VEEに固定される。この結果、このpMOSトランジスタ32のドレインの論理がアルファ線によるソフトエラーによって反転してしまい、出力信号Xの論理も反転してしまうという事態が発生することはない。したがっ

26

て、高ソフトエラー耐性を実現することができる。

【0182】また、このNOT回路によれば、ECL回路による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高集積性を実現することができる。

【0183】このように、この第8実施例によれば、NOT回路について、高速性と、低消費電力性と、高ソフトエラー耐性と、高集積性とをすべて実現することができる。

10 【0184】第9実施例・・図9

図9は、本発明の第9実施例の論理回路を示す回路図であり、本発明中、第5の発明、即ち、「コレクタを交流的に接地され、ペースを入力端とする第1のパイポーラトランジスタと、ペースを前配第1のパイポーラトランジスタのエミッタに接続され、入出力レベルが一致するようにコレクタを交流的に接地された第2のパイポーラトランジスタからなるコレクタ接地回路とを設けてなる論理回路」を非NOT回路に適用した場合の第1例である。

0 【0185】この非NOT回路は、入力回路部を、コレクタをVCC電源線7に接続され、エミッタをPNPトランジスタ4のペースに接続されたNPNトランジスタ1で構成し、出力回路部にPNPトランジスタ4及び抵抗5からなるコレクタ接地回路6を設けてなるものである。

【0186】この非NOT回路では、入出力条件を「L」=-0.5 [V]、「H」=0 [V]、電源条件をVCC=0 [V]、VEE=-1.2 [V] とした場合において、入力信号A=「L」の場合、NPNトランジスタ1のエミッタ電圧=-1.2 [V]、出力信号X=「L」となり、入力信号A=「H」の場合には、NPNトランジスタ1のエミッタ電圧=-0.7 [V]、出力信号X=「H」となる。

【0187】ここに、この非NOT回路では、入力回路部を、コレクタをVCC電源線7に接続されたNPNトランジスタ1で構成している。即ち、この入力回路部を構成するNPNトランジスタ1のコレクタを電源電圧VCCに固定し、このNPNトランジスタ1のコレクタが論理を持たないようにしている。この結果、このNPNトランジスタ1におけるミラー効果をなくし、前段回路の出力側の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0188】また、この非NOT回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

ラーによって反転してしまい、出力信号Xの論理も反転 【0189】また、この非NOT回路では、出力回路部 してしまうという事**娘が発生することはない。したがっ** *50* をPNPトランジスタ4からなる負荷駆勁能力の大きい

コレクタ接地回路6で構成している。この結果、負荷が 長配線や多数ファンアウト等の高負荷の場合でも、動作 速度の低下を少なくすることができる。したがって、こ の点からしても、高速性を実現することができる。

【0190】また、この非NOT回路では、前述したよ うに、入力回路部を構成するNPNトランジスタ1のコ レクタを電源電圧VCCに固定し、このNPNトランジ スタ1のコレクタが論理を持たないようにしているの で、負荷抵抗による電圧降下という無駄をなくし、低電 源電圧での動作を確保することができる。したがって、 低消費電力性を実現することができる。

【0191】また、この非NOT回路では、前述したよ うに、ECL回路による場合のように電流切換え動作を 必要とせず、単にレベルを伝達することで論理処理を行 うようにしているので、低電流での勁作を確保すること ができる。したがって、この点からしても、低消費電力 性を実現することができる。

【0192】また、特に、この非NOT回路では、入力 回路部を構成するNPNトランジスタ1のエミッタとV EE電源線8との間にNPNトランジスタ1の負荷抵抗 20 を接続するようにはしていない。この結果、図1に示す 非NOT回路に比較して、VCC電源線7とVEE電源 線8との間の電圧差をNPNトランジスタ1の負荷抵抗 2の両端間の電圧降下分だけ小さくすることができ、図 1に示す非NOT回路よりも低消費電力化を図ることが できる。

【0193】また、この非NOT回路では、入力回路部 をアルファ線に弱いNPNトランジスタ1で構成してい るが、このNPNトランジスタ1のコレクタは、電源電 圧VCCに固定される。この結果、このNPNトランジ 30 スタ1のコレクタの論理がアルファ線によるソフトエラ ーによって反転してしまい、出力信号Xの論理も反転し てしまうという事態が発生することはない。したがっ て、高ソフトエラー耐性を実現することができる。

【0194】また、この非NOT回路によれば、第1実 施例による場合に比較して、少ない素子数で、同一の論 理機能を達成することができる。したがって、高集積性 を実現することができる。

【0195】このように、この第9実施例によれば、非 NOT回路について、高速性と、低消費電力性と、高ソ フトエラー耐性と、高集積性とをすべて実現することが できる。

【0196】第10実施例・・図10

図10は、本発明の第10実施例の論理回路を示す回路 図であり、本発明中、第6の発明、即ち、「コレクタを 交流的に接地され、ベースを入力端とするパイポーラト ランジスタと、ゲートを前配パイポーラトランジスタの エミッタに接続され、入出力レベルが一致するようにソ ースを交流的に接地された電界効果トランジスタからな るソース接地回路とを設けてなる論理回路」をNOT回 50 両端間の電圧降下分だけ小さくすることができ、図2に

路に適用した場合の第1例である。

【0197】このNOT回路は、入力回路部を、コレク タをVCC電源線7に接続され、エミッタをnMOSト ランジスタ12のゲートに接続されたNPNトランジス タ1で構成し、出力回路部にnMOSトランジスタ12 及び抵抗13からなるソース接地回路14を設けてなる ものである。

【0198】このNOT回路では、入出力条件を「L」 =-0.5 [V]、「H」=0 [V]、電源条件をVC 10 C=0 [V]、VEE=-1.2 [V] とした場合にお いて、入力信号A=「L」の場合、NPNトランジスタ 1のエミッタ電圧=-1.2 [V]、出力信号X= 「H」となり、入力信号A=「H」の場合には、NPN トランジスタ1のエミッタ電圧=-0.7 [V]、出力 信号X=「L」となる。

【0199】ここに、このNOT回路では、入力回路部 を、コレクタをVCC電源線7に接続されたNPNトラ ンジスタ1で構成している。即ち、この入力回路部を構 成するNPNトランジスタ1のコレクタを電源電圧VC Cに固定し、このNPNトランジスタ1のコレクタが論 理を持たないようにしている。この結果、このNPNト ランジスタ1におけるミラー効果をなくし、前段回路の 負荷を軽くし、前段回路の出力側の充放電電流を少なく することができる。したがって、高速性を実現すること ができる。

【0200】また、このNOT回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0201】また、このNOT回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1のコレ クタを電源電圧VCCに固定し、このNPNトランジス タ1のコレクタが論理を持たないようにしているので、 負荷抵抗による電圧降下という無駄をなくし、低電源電 圧での動作を確保することができる。したがって、低消 費電力性を実現することができる。

【0202】また、このNOT回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0203】また、特に、このNOT回路では、入力回 路部を構成するNPNトランジスタ1のエミッタとVE E電源線8との間にNPNトランジスタ1の負荷抵抗を 接続するようにはしていない。この結果、図2に示すN OT回路に比較して、VCC電源線7とVEE電源線8 との間の電圧差をNPNトランジスタ1の負荷抵抗2の

示すNOT回路よりも低消費電力化を図ることができる。

【0204】また、このNOT回路では、入力回路部をアルファ線に弱いNPNトランジスタ1で構成しているが、このNPNトランジスタ1のコレクタは、電源電圧VCCに固定される。この結果、このNPNトランジスタ1のコレクタの論理がアルファ線によるソフトエラーによって反転してしまい、出力信号Xの論理も反転してしまうという事態が発生することはない。したがって、高ソフトエラー耐性を実現することができる。

【0205】また、このNOT回路によれば、第2実施例による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高集積性を実現することができる。

【0206】このように、この第10実施例によれば、 NOT回路について、高速性と、低消費電力性と、高ソ フトエラー耐性と、高集積性とをすべて実現することが できる。

【0207】第11実施例・・図11

図11は、本発明の第11実施例の論理回路を示す回路 20 図であり、本発明中、第5の発明、即ち、「コレクタを交流的に接地され、ペースを入力端とする第1のパイポーラトランジスタと、ペースを前記第1のパイポーラトランジスタのエミッタに接続され、入出力レベルが一致するようにコレクタを交流的に接地された第2のパイポーラトランジスタからなるコレクタ接地回路とを設けてなる論理回路」を非NOT回路に適用した場合の第2例である。

【0208】この非NOT回路は、入力回路部を、コレクタをVEE電源線8に接続され、エミッタをNPNト 30 ランジスタ18のペースに接続されたPNPトランジスタ15で構成し、出力回路部にNPNトランジスタ18 及び抵抗19からなるコレクタ接地回路20を設けてなるものである。

【0209】この非NOT回路では、入出力条件を「L」=-1.2 [V]、「H」=-0.7 [V]、電源条件をVCC=0 [V]、VEE=-1.2 [V] とした場合において、入力信号A=「L」の場合、PNPトランジスタ15のエミッタ電圧=-0.5 [V]、出力信号X=「L」となり、入力信号A=「H」の場合には、PNPトランジスタ15のエミッタ電圧=0 [V]、出力信号X=「H」となる。

【0210】ここに、この非NOT回路では、入力回路部を、コレクタをVEE電源線8に接続されたPNPトランジスタ15で構成している。即ち、この入力回路部を構成するPNPトランジスタ15のコレクタを電源電圧VEEに固定し、このPNPトランジスタ15のコレクタが論理を持たないようにしている。この結果、このPNPトランジスタ15におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電無

流を少なくすることができる。したがって、高速性を実 現することができる。

【0211】また、この非NOT回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

【0212】また、この非NOT回路では、出力回路部をNPNトランジスタ18からなる負荷駆動能力の大きいコレクタ接地回路20で構成している。この結果、負荷が長配線や多数ファンアウト等の高負荷の場合でも、動作速度の低下を少なくすることができる。したがって、この点からしても、高速性を実現することができる。

【0213】また、この非NOT回路では、前述したように、入力回路部を構成するPNPトランジスタ15のコレクタを電源電圧VEEに固定し、このPNPトランジスタ15のコレクタが論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0214】また、この非NOT回路では、前述したように、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0215】また、特に、この非NOT回路では、入力回路部を構成するPNPトランジスタ15のエミッタとVCC電源線7との間にPNPトランジスタ15の負荷抵抗を接続するようにはしていない。この結果、図3に示す非NOT回路に比較して、VCC電源線7とVEE電源線8との間の電圧差をPNPトランジスタ15の負荷抵抗16の両端間の電圧降下分だけ小さくすることができ、図3に示す非NOT回路よりも低消費電力化を図ることができる。

【0216】また、この非NOT回路では、入力回路部をアルファ線に弱いPNPトランジスタ15で構成しているが、このPNPトランジスタ15のコレクタは電源電圧VEEに固定される。この結果、このPNPトランジスタ15のコレクタの論理がアルファ線によるソフトエラーによって反転してしまい、出力信号Xの論理も反転してしまうという事態が発生することはない。したがって、高ソフトエラー耐性を実現することができる。

【0217】また、この非NOT回路によれば、第3実施例による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高集積性を実現することができる。

PNPトランジスタ15におけるミラー効果をなくし、 【0218】このように、この第11実施例によれば、前段回路の負荷を軽くし、前段回路の出力側の充放電電 50 非NOT回路について、高速性と、低消費電力性と、高

ソフトエラー耐性と、高集積性とをすべて実現すること ができる。

【0219】第12実施例・・図12

図12は、本発明の第12実施例の論理回路を示す回路 図であり、本発明中、第6の発明、即ち、「コレクタを 交流的に接地され、ペースを入力端とするパイポーラト ランジスタと、ゲートを前記パイポーラトランジスタの エミッタに接続され、入出力レベルが一致するように構 成された電界効果トランジスタからなるソース接地回路 とを設けてなる論理回路」をNOT回路に適用した場合 10 抗16の両端間の電圧降下分だけ小さくすることがで の第2例である。

【0220】このNOT回路は、入力回路部を、コレク タをVEE電源線8に接続され、エミッタをpMOSト ランジスタ22のゲートに接続されたPNPトランジス タ15で構成し、出力回路部にpMOSトランジスタ2 2及び抵抗23からなるソース接地回路24を設けてな るものである。

【0221】このNOT回路では、入出力条件を「L」 =-1.2 [V] 、「H」=-0.7 [V] 、電源条件を VCC=0 [V]、VEE=-1.2 [V] とした場合 20 において、入力信号A=「L」の場合、PNPトランジ スタ15のエミッタ電圧=-0.5 [V]、出力信号X =「H」となり、入力信号A=「H」の場合には、PN Pトランジスタ15のエミッタ電圧=0 [V]、出力信 号X=「L」となる。

【0222】ここに、このNOT回路では、入力回路部 を、コレクタをVEE電源線8に接続されたPNPトラ ンジスタ15で構成している。即ち、この入力回路部を 構成するPNPトランジスタ15のコレクタを電源電圧 VEEに固定し、このPNPトランジスタ15のコレク 30 タが論理を持たないようにしている。この結果、このP NPトランジスタ15におけるミラー効果をなくし、前 段回路の負荷を軽くし、前段回路の出力側の充放電電流 を少なくすることができる。したがって、高速性を実現 することができる。

【0223】また、このNOT回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ペルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0224】また、このNOT回路では、前述したよう に、入力回路部を構成するPNPトランジスタ15のコ レクタを電源電圧VEEに固定し、このPNPトランジ スタ15のコレクタが論理を持たないようにしているの で、負荷抵抗による電圧降下という無駄をなくし、低電 源電圧での動作を確保することができる。したがって、 低消費電力性を実現することができる。

【0225】また、このNOT回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う 50 MOSトランジスタ 2 5 のソース電圧 = - 0.7

ようにしているので、低電流での動作を確保することが でき、この点からしても、低消費電力性を実現すること ができる。

32

【0226】また、特に、このNOT回路では、入力回 路部を構成するPNPトランジスタ15のエミッタとV CC電源線7との間にPNPトランジスタ15の負荷抵 抗を接続するようにはしていない。この結果、図4に示 すNOT回路に比較して、VCC電源線7とVEE電源 線8との間の電圧差をPNPトランジスタ15の負荷抵 き、図4に示すNOT回路よりも低消費電力化を図るこ とができる。

【0227】また、このNOT回路では、入力回路部を アルファ線に弱いPNPトランジスタ15で構成してい るが、このPNPトランジスタ15のコレクタは、電源 電圧VEEに固定される。この結果、このPNPトラン ジスタ15のコレクタの論理がアルファ線によるソフト エラーによって反転してしまい、出力信号Xの論理も反 転してしまうという事態が発生することはない。したが って、高ソフトエラー耐性を実現することができる。

【0228】また、このNOT回路によれば、第4実施 例による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0229】このように、この第12実施例によれば、 NOT回路について、高速性と、低消費電力性と、高ソ フトエラー耐性と、高集積性とをすべて実現することが できる。

【0230】第13実施例・・図13

図13は、本発明の第13実施例の論理回路を示す回路 図であり、本発明中、第7の発明、即ち、「ドレインを 交流的に接地され、ゲートを入力端とする電界効果トラ ンジスタと、ペースを前記電界効果トランジスタのソー スに接続され、入出力レベルが一致するようにコレクタ を交流的に接地されたパイポーラトランジスタからなる コレクタ接地回路とを設けてなる論理回路」を非NOT 回路に適用した場合の第1例である。

【0231】この非NOT回路は、入力回路部を、ドレ インをVCC電源線7に接続され、ソースをPNPトラ 40 ンジスタ4のペースに接続されたnMOSトランジスタ 25で構成し、出力回路部にPNPトランジスタ4及び 抵抗5からなるコレクタ接地回路6を設けてなるもので ある。

【0232】この非NOT回路では、入出力条件を 「L」=-0.5 [V]、「H」=0 [V]、電源条件 をVCC=0 [V]、VEE=-1.2 [V] とした場 合において、入力信号A=「L」の場合、nMOSトラ ンジスタ25のソース電圧=-1.2 [V]、出力信号 X=「L」となり、入力信号A=「H」の場合には、n

[V] 、出力信号X=「H」となる。

【0233】ここに、この非NOT回路では、入力回路部を、ドレインをVCC電源線7に接続されたnMOSトランジスタ25で構成している。即ち、この入力回路部を構成するnMOSトランジスタ25のドレインを電源電圧VCCに固定し、nMOSトランジスタ25のドレインが論理を持たないようにしている。この結果、このnMOSトランジスタ25におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0234】また、この非NOT回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

【0236】また、この非NOT回路では、前述したように、入力回路部を構成するnMOSトランジスタ25のドレインを電源電圧VCCに固定し、このnMOSトランジスタ25のドレインが論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0237】また、この非NOT回路では、前述したよ 30 うに、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0238】また、特に、この非NOT回路では、入力回路部を構成するnMOSトランジスタ25のソースとVEE電源線8との間にnMOSトランジスタ25の負荷抵抗を接続するようにはしていない。この結果、図5に示す非NOT回路に比較して、VCC電源線7とVE 40 E電源線8との間の電圧差をnMOSトランジスタ25の負荷抵抗26の両端間の電圧降下分だけ小さくすることができ、図5に示す非NOT回路よりも低消費電力化を図ることができる。

【0239】また、この非NOT回路では、入力回路部をアルファ線に強いnMOSトランジスタ25で構成しているが、たとえ、アルファ線の影響を受けたとしても、このnMOSトランジスタ25のドレインは、電源電圧VCCに固定される。この結果、このnMOSトランジスタ25のドレインの論理がアルファ線によるソフ 50

34

トエラーによって反転してしまい、出力信号Xの論理も 反転してしまうという事態が発生することはない。した がって、高ソフトエラー耐性を実現することができる。

【0240】また、この非NOT回路によれば、第5実施例による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高集積性を実現することができる。

のnMOSトランジスタ25におけるミラー効果をなく し、前段回路の負荷を軽くし、前段回路の出力側の充放 電電流を少なくすることができる。したがって、高速性 10 ソフトエラー耐性と、高集積性とをすべて実現することを実現することができる。

【0242】第14実施例・・図14

図14は、本発明の第14実施例の論理回路を示す回路 図であり、本発明中、第8の発明、即ち、「ドレインを 交流的に接地され、ゲートを入力端とする第1の電界効果トランジスタと、ゲートを前記第1の電界効果トラン ジスタのソースに接続され、入出力レベルが一致するようにソースを交流的に接地された第2の電界効果トラン ジスタからなるソース接地回路とを設けてなる論理回 路」をNOT回路に適用した場合の第1例である。

【0243】このNOT回路は、入力回路部を、ドレインをVCC電源線7に接続され、ソースをnMOSトランジスタ12のゲートに接続されたnMOSトランジスタ25で構成し、出力回路部にnMOSトランジスタ12及び抵抗13からなるソース接地回路14を設けてなるものである。

【0244】このNOT回路では、入出力条件を「L」 = -0.5 [V]、「H」=0 [V]、電源条件をVC C=0 [V]、VEE=-1.2 [V] とした場合において、入力信号A=「L」の場合、nMOSトランジスタ25のソース電圧=-1.2 [V]、出力信号X=「H」となり、入力信号A=「H」の場合には、nMO Sトランジスタ25のソース電圧=-0.7 [V]、出力信号X=「L」となる。

【0245】ここに、このNOT回路では、入力回路部を、ドレインをVCC電源線7に接続されたnMOSトランジスタ25で構成し、この入力回路部を構成するnMOSトランジスタ25のドレインを電源電圧VCCに固定し、nMOSトランジスタ25のドレインが論理を持たないようにしている。この結果、このnMOSトランジスタ25におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0246】また、このNOT回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

の 【0247】また、このNOT回路では、前述したよう

に、入力回路部を構成するnMOSトランジスタ25の ドレインを電源電圧VCCに固定し、このnMOSトラ ンジスタ25のドレインが論理を持たないようにしてい るので、負荷抵抗による電圧降下という無駄をなくし、 低電源電圧での動作を確保することができる。したがっ て、低消費電力性を実現することができる。

【0248】また、このNOT回路では、前述したよう に、ECL回路による場合のように電流切換え助作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが 10 は、pMOSトランジスタ32のドレイン電圧=0 できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0249】また、特に、このNOT回路では、入力回 路部を構成するnMOSトランジスタ25のソースとV EE電源線8との間にnMOSトランジスタ25の負荷 抵抗を接続するようにはしていない。この結果、図6に 示すNOT回路に比較して、VCC電源線7とVEE電 瀬線8との間の電圧差をnMOSトランジスタ25の負 荷抵抗26の両端間の電圧降下分だけ小さくすることが でき、図6に示すNOT回路よりも低消費電力化を図る 20 できる。したがって、高速性を実現することができる。 ことができる。

【0250】また、このNOT回路では、入力回路部を アルファ線に強いnMOSトランジスタ25で構成して いるが、たとえ、アルファ線の影響を受けたとしても、 このnMOSトランジスタ25のドレインは電源電圧V CCに固定される。この結果、このnMOSトランジス タ25のドレインの論理がアルファ線によるソフトエラ ーによって反転してしまい、出力信号Xの論理も反転し てしまうという事態が発生することはない。したがっ て、高ソフトエラー耐性を実現することができる。

【0251】また、このNOT回路によれば、第6実施 例による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0252】このように、この第14実施例によれば、 NOT回路について、高速性と、低消費電力性と、高ソ フトエラー耐性と、高集積性とをすべて実現することが できる。

【0253】第15実施例・・図15

図15は、本発明の第15実施例の論理回路を示す回路 40 図であり、本発明中、第7の発明、即ち、「ドレインを 交流的に接地され、ゲートを入力端とする電界効果トラ ンジスタと、ベースを前記電界効果トランジスタのソー スに接続され、入出力レベルが一致するようにコレクタ を交流的に接地されたパイポーラトランジスタからなる コレクタ接地回路とを設けてなる論理回路」を非NOT 回路に適用した場合の第2例である。

【0254】この非NOT回路は、入力回路部を、ドレ インをVEE電源線8に接続され、ソースをNPNトラ

36

タ32で構成し、出力回路部にNPNトランジスタ18 及び抵抗19からなるコレクタ接地回路20を設けてな るものである。

【0255】この非NOT回路では、入出力条件を 「L」=-1.2 [V]、「H」=-0.7 [V]、電源 条件をVCC=0 [V]、VEE=-1.2 [V] とし た場合において、入力信号A=「L」の場合、pMOS トランジスタ32のドレイン電圧=-0.5 [V]、出 カ信号X=「L」となり、入力信号A=「H」の場合に [V]、出力信号X=「H」となる。

【0256】ここに、この非NOT回路では、入力回路 部を、ドレインをVEE電源線7に接続されたpMOS トランジスタ32で構成している。即ち、pMOSトラ ンジスタ32のドレインを電源電圧VEEに固定し、p MOSトランジスタ32のドレインが論理を持たないよ うにしている。この結果、このPNPトランジスタ32 におけるミラー効果をなくし、前段回路の負荷を軽く し、前段回路の出力側の充放電電流を少なくすることが

【0257】また、この非NOT回路では、ECL回路 による場合のように電流切換え動作を必要とせず、単に レベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0258】また、この非NOT回路では、出力回路部 をNPNトランジスタ18からなる負荷駆動能力の大き いコレクタ接地回路20で構成している。この結果、負 荷が長配線や多数ファンアウト等の髙負荷の場合でも、 30 動作速度の低下を少なくすることができる。したがっ て、この点からしても、高速性を実現することができ

【0259】また、この非NOT回路では、前述したよ うに、入力回路部を構成するpMOSトランジスタ32 のドレインを電源電圧VEEに固定し、このpMOSト ランジスタ32のドレインが論理を持たないようにして いるので、負荷抵抗による電圧降下という無駄をなく し、低電源電圧での動作を確保することができる。した がって、低消費電力性を実現することができる。

【0260】また、この非NOT回路では、前述したよ うに、ECL回路による場合のように電流切換え動作を 必要とせず、単にレベルを伝達することで論理処理を行 うようにしているので、低電流での動作を確保すること ができる。したがって、この点からしても、低消費電力 性を実現することができる。

【0261】また、特に、この非NOT回路では、入力 回路部を構成するpMOSトランジスタ32のソースと VCC電源線8との間にpMOSトランジスタ32の負 荷抵抗を接続するようにはしていない。この結果、図7 ンジスタ18のペースに接続されたpMOSトランジス 50 に示すpMOT回路に比較して、PCC電源線7とPE

E電源線8との間の電圧差をpMOSトランジスタ32 の負荷抵抗33の両端間の電圧降下分だけ小さくするこ とができ、図7に示す非NOT回路よりも低消費電力化 を図ることができる。

【0262】また、この非NOT回路では、入力回路部 をアルファ線に強いpMOSトランジスタ32で構成し ているが、たとえ、アルファ線の影響を受けたとして も、このpMOSトランジスタ32のドレインは電源電 圧VEEに固定される。この結果、このpMOSトラン ジスタ32のドレインの論理がアルファ線によるソフト 10 エラーによって反転してしまい、出力信号Xの論理も反 転してしまうという事態が発生することはない。したが って、高ソフトエラー耐性を実現することができる。

【0263】また、この非NOT回路によれば、第7実 施例による場合に比較して、少ない素子数で、同一の論 理機能を達成することができる。したがって、高集積性 を実現することができる。

【0264】このように、この第15実施例によれば、 非NOT回路について、高速性と、低消費電力性と、高 ができる。

【0265】第16実施例・・図16

図16は本発明の第16実施例の論理回路を示す回路図 であり、本発明中、第8の発明、即ち、「ドレインを交 流的に接地され、ゲートを入力端とする第1の電界効果 トランジスタと、ゲートを前記第1の電界効果トランジ スタのソースに接続され、入出カレベルが一致するよう にソースを交流的に接地された第2の電界効果トランジ スタからなるソース接地回路とを設けてなる論理回路」 をNOT回路に適用した場合の第2例である。

【0266】このNOT回路は、入力回路部を、ドレイ ンをVEE電源線8に接続され、ソースをpMOSトラ ンジスタ22のゲートに接続されたpMOSトランジス 夕32で構成し、出力回路部にpMOSトランジスタ2 2及び抵抗23からなるソース接地回路24を設けてな るものである。

【0267】このNOT回路では、入出力条件を「L」 =-1.2 [V]、「H」=-0.7 [V]、電源条件を **VCC=0 [V]、VEE=-1.2 [V] とした場合** において、入力信号A=「L」の場合、pMOSトラン 40 ジスタ32のドレイン電圧=-0.5 [V]、出力信号 X=「H」となり、入力信号A=「H」の場合には、p MOSトランジスタ32のドレイン電圧=0 [V]、出 力信号X=「L」となる。

【0268】ここに、このNOT回路では、入力回路部 を、ドレインをVEE電源線7に接続されたpMOSト ランジスタ32で構成している。即ち、pMOSトラン・ ジスタ32のドレインを電源電圧VEEに固定し、この pMOSトランジスタ32のドレインが論理を持たない ようにしている。この結果、このPNPトランジスタ3 50 であり、本発明中、第1の発明、即ち、「コレクタを交

2におけるミラー効果をなくし、前段回路の負荷を軽く し、前段回路の出力側の充放電電流を少なくすることが できる。したがって、高速性を実現することができる。

【0269】また、このNOT回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 髙速性を実現することができる。

【0270】また、このNOT回路では、前述したよう に、入力回路部を構成するpMOSトランジスタ32の ドレインを電源電圧VEEに固定し、このpMOSトラ ンジスタ32のドレインが論理を持たないようにしてい るので、負荷抵抗による電圧降下という無駄をなくし、 低電源電圧での動作を確保することができる。したがっ て、低消費電力性を実現することができる。

【0271】また、このNOT回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが ソフトエラー耐性と、高集積性とをすべて実現すること 20 できる。したがって、この点からしても、低消費電力性 を実現することができる。

> 【0272】また、特に、このNOT回路では、入力回 路部を構成するpMOSトランジスタ32のソースとV CC電源線7との間にpMOSトランジスタ32の負荷 抵抗を接続するようにはしていない。この結果、図8に 示すNOT回路に比較して、VCC電源線7とVEE電 源線8との間の電圧差をpMOSトランジスタ32び負 荷抵抗33の両端間の電圧降下分だけ小さくすることが でき、図8に示すNOT回路よりも低消費電力化を図る 30 ことができる。

【0273】また、このNOT回路では、入力回路部を アルファ線に強いpMOSトランジスタ32で構成して いるが、たとえ、アルファ線の影響を受けたとしても、 このpMOSトランジスタ32のドレインは電源電圧V EEに固定される。この結果、このpMOSトランジス タ32のドレインの論理がアルファ線によるソフトエラ ーによって反転してしまい、出力信号Xの論理も反転し てしまうという事態が発生することはない。したがっ て、高ソフトエラー耐性を実現することができる。

【0274】また、このNOT回路によれば、第8実施 例による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0275】このように、この第16実施例によれば、 NOT回路について、高速性と、低消費電力性と、高ソ フトエラー耐性と、高集積性とをすべて実現することが できる。

【0276】第17実施例・・図17

図17は本発明の第17実施例の論理回路を示す回路図

できる。

流的に接地された第1のパイポーラトランジスタからな る第1のコレクタ接地回路と、入出力レベルが一致する ようにコレクタを交流的に接地された第2のパイポーラ トランジスタからなる第2のコレクタ接地回路とを縦列 接続してなる論理回路」を2入力のOR回路に適用した 場合の第1例である。

【0277】このOR回路は、入力回路部をNPNトラ ンジスタ1、36及び抵抗2からなるコレクタ接地回路 37で構成し、出力回路部にPNPトランジスタ4及び ある。なお、38は入力端子である。

【0278】このOR回路では、入出力条件を「L」= -0.8 [V]、「H」=-0.3 [V]、電源条件をV CC=0 [V]、VEE=-2.0 [V] とした場合に おいて、入力信号A、B=「L」の場合、ノード11の 電圧=-1.6 [V].、出力信号X=「L」となり、入 カ信号A、Bのいずれか一方又は両方=「H」の場合、 ノード11の電圧=-1.1 [V]、出力信号X= 「H」となる。

【0279】ここに、このOR回路では、入力回路部を 20 ることができる。 NPNトランジスタ1、36からなるコレクタ接地回路 37で構成している。即ち、NPNトランジスタ1、3 6のコレクタを電源電圧VCCに固定し、これらNPN トランジスタ1、36のコレクタが論理を持たないよう にしている。この結果、これらNPNトランジスタ1、 36におけるミラー効果をなくし、前段回路の負荷を軽 くし、前段回路の出力側の充放電電流を少なくすること ができる。したがって、高速性を実現することができ

る場合のように電流切換え動作を必要とせず、単にレベ ルを伝達することで論理処理が行われる。したがって、 髙速な論理処理が可能であり、この点からしても、髙速 性を実現することができる。

【0281】また、このOR回路では、出力回路部をP NPトランジスタ4からなる負荷駆動能力の大きいコレ クタ接地回路6で構成している。この結果、負荷が長配 線や多数ファンアウト等の高負荷の場合でも、動作速度 の低下を少なくすることができる。したがって、この点 からしても、高速性を実現することができる。

【0282】また、このOR回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1、36 のコレクタを電源電圧VCCに固定し、これらNPNト ランジスタ1、36のコレクタが論理を持たないように しているので、負荷抵抗による電圧降下という無駄をな くし、低電源電圧での動作を確保することができる。し たがって、低消費電力性を実現することができる。

【0283】また、このOR回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性

を実現することができる。 【0284】また、このOR回路では、入力回路部をア ルファ線に弱いNPNトランジスタ1、36で構成して いるが、これらNPNトランジスタ1、36のコレクタ は電源電圧VCCに固定される。この結果、これらNP Nトランジスタ1、36のコレクタの論理がアルファ線 によるソフトエラーにより反転してしまい、出力信号X 抵抗5からなるコレクタ接地回路6を設けてなるもので 10 の論理も反転してしまうという事態が発生することはな い。したがって、高ソフトエラー耐性を実現することが

> 【0285】また、このOR回路によれば、ECL回路 による場合に比較して、少ない素子数で、同一の論理機 能を達成することができる。したがって、高集積性を実 現することができる。

> 【0286】このように、この第17実施例によれば、 2入力のOR回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す

【0287】第18実施例・・図18

図18は、本発明の第18実施例の論理回路を示す回路 図であり、本発明中、第2の発明、即ち、「コレクタを 交流的に接地されたパイポーラトランジスタからなるコ レクタ接地回路と、入出力レベルが一致するようにソー スを交流的に接地された電界効果トランジスタからなる ソース接地回路とを縦列接続してなる論理回路」を2入 カのNOR回路に適用した場合の第1例である。

【0288】このNOR回路は、入力回路部をNPNト 【0280】また、このOR回路では、ECL回路によ 30 ランジスタ1、36及び抵抗2からなるコレクタ接地回 路37で構成し、出力回路部にnMOSトランジスタ1 2及び抵抗13からなるソース接地回路14を設けてな るものである。

> 【0289】このNOR回路では、入出力条件を「L」 =-0.8 [V] 、「H」=-0.3 [V] 、電源条件を VCC=0 [V]、VEE=-2.0 [V] とした場合 において、入力信号A、B=「L」の場合、ノード11 の電圧=-1.6 [V]、出力信号X=「H」となり、 入力信号A、Bのいずれか一方又は両方=「H」の場合 40 には、ノード11の電圧=-1.1 [V]、出力信号X =「L!となる。

【0290】ここに、このNOR回路では、入力回路部 をNPNトランジスタ1、36からなるコレクタ接地回 路37で構成している。即ち、NPNトランジスタ1、 36のコレクタを電源電圧VCCに固定し、これらNP Nトランジスタ1、36のコレクタが論理を持たないよ うにしている。この結果、これらNPNトランジスタ 1、36におけるミラー効果をなくし、前段回路の負荷 を軽くし、前段回路の出力側の充放電電流を少なくする 要とせず、単にレベルを伝達することで論理処理を行う 50 ことができる。したがって、高速性を実現することがで

きる。

【0291】また、このNOR回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0292】また、このNOR回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1、36 のコレクタを電源電圧VCCに固定し、これらNPNト ランジスタ1、36のコレクタが論理を持たないように 10 しているので、負荷抵抗による電圧降下という無駄をな くし、低電源電圧での動作を確保することができる。し たがって、低消費電力性を実現することができる。

【0293】また、このNOR回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0294】また、このNOR回路では、入力回路部を 20 る。 アルファ線に弱いNPNトランジスタ1、36で構成し ているが、これらNPNトランジスタ1、36のコレク 夕は電源電圧VCCに固定される。この結果、これらN PNトランジスタ1、36のコレクタの論理がアルファ 線によるソフトエラーによって反転してしまい、出力信 **母Xの論理も反転してしまうという事態が発生すること** はない。したがって、高ソフトエラー耐性を実現するこ とができる。

【0295】また、このNOR回路によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 30 機能を達成することができる。したがって、高集積性を 実現することができる。

【0296】このように、この第18実施例によれば、 2入力のNOR回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0297】第19実施例・・図19

図19は、本発明の第19実施例の論理回路を示す回路 図であり、本発明中、第1の発明、即ち、「コレクタを 交流的に接地された第1のパイポーラトランジスタから 40 なる第1のコレクタ接地回路と、入出力レベルが一致す るようにコレクタを交流的に接地された第2のパイポー ラトランジスタからなる第2のコレクタ接地回路とを縦 列接続してなる論理回路」を2入力のOR回路に適用し た場合の第2例である。

【0298】このOR回路は、入力回路部をNPNトラ ンジスタ1、36及び抵抗2からなるコレクタ接地回路 37で構成し、出力回路部にPNPトランジスタ4及び 抵抗5からなるコレクタ接地回路6と、PNPトランジ スタ39及び抵抗40からなるコレクタ接地回路41と 50 は電源電圧VCCに固定される。この結果、これらNP

42

を設けてなるものである。なお、42は出力端子であ る。

【0299】このOR回路では、入出力条件を「LI= -0.8 [V]、「H」=-0.3 [V]、電源条件をV CC=0 [V]、VEE=-2.0 [V] とした場合に おいて、入力信号A、B=「L」の場合、ノード11の 電圧=-1.6 [V]、出力信号X=「L」、出力信号 Y=「L」となり、入力信号A、Bのいずれか一方又は 両方=「H」の場合、ノード11の電圧=-1.1 [V]、出力信号X、Y=「H」となる。

【0300】ここに、このOR回路では、入力回路部を NPNトランジスタ1、36からなるコレクタ接地回路 37で構成している。即ち、NPNトランジスタ1、3 6のコレクタを電源電圧VCCに固定し、これらNPN トランジスタ1、36のコレクタが論理を持たないよう にしている。この結果、これらNPNトランジスタ1、 36におけるミラー効果をなくし、前段回路の負荷を軽 くし、前段回路の出力側の充放電電流を少なくすること ができる。したがって、高速性を実現することができ

【0301】また、このOR回路では、ECL回路によ る場合のように電流切換え動作を必要とせず、単にレベ ルを伝達することで論理処理が行われる。したがって、 高速な論理処理が可能であり、この点からしても、高速 性を実現することができる。

【0302】また、このOR回路では、出力回路部にP NPトランジスタ4からなる負荷駆動能力の大きいコレ クタ接地回路6と、PNPトランジスタ39からなる負 荷駆動能力の大きいコレクタ接地回路41とを設けてい る。この結果、負荷が長配線や多数ファンアウト等の高 負荷の場合でも、動作速度の低下を少なくすることがで きる。したがって、この点からしても、高速性を実現す ることができる。

【0303】また、このOR回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1、36 のコレクタを電源電圧VCCに固定し、これらNPNト ランジスタ1、36のコレクタが論理を持たないように しているので、負荷抵抗による電圧降下という無駄をな くし、低電源電圧での動作を確保することができる。し たがって、低消費電力性を実現することができる。

【0304】また、この〇R回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0305】また、このOR回路では、入力回路部をア ルファ線に弱いNPNトランジスタ1、36で構成して いるが、これらNPNトランジスタ 1、36のコレクタ

Nトランジスタ1、36のコレクタの論理がアルファ線 によるソフトエラーによって反転してしまい、出力信号 Xの論理も反転してしまうという事態が発生することは ない。したがって、高ソフトエラー耐性を実現すること ができる。

【0306】また、このOR回路によれば、ECL回路 による場合に比較して、少ない素子数で、同一の論理機 能を達成することができる。したがって、高集積性を実 現することができる。

【0307】このように、この第19実施例によれば、 2入力のOR回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0308】第20実施例・・図20

図20は、本発明の第20実施例の論理回路を示す回路 図であり、本発明中、第2の発明、即ち、「コレクタを 交流的に接地されたパイポーラトランジスタからなるコ レクタ接地回路と、入出力レベルが一致するようにソー スを交流的に接地された電界効果トランジスタからなる 力のNOR回路に適用した場合の第2例である。

【0309】このNOR回路は、入力回路部をNPNト ランジスタ1、36及び抵抗2からなるコレクタ接地回 路37で構成し、出力回路部にnMOSトランジスタ1 2及び抵抗13からなるソース接地回路14と、nMO Sトランジスタ43及び抵抗44からなるソース接地回 路45とを設けてなるものである。

【0310】このNOR回路では、入出力条件を「L」 =-0.8 [V]、「H」=-0.3 [V]、電源条件を VCC=0 [V]、VEE=-2.0 [V] とした場合 30 において、入力信号A、B=「L」の場合、ノード11 の電圧=-1.6 [V]、出力信号X、Y=「H」とな り、入力信号A、Bのいずれか一方又は両方=「H」の 場合には、ノード11の電圧=-1.1 [V]、出力信 号X、Y=「L」となる。

【0311】ここに、このNOR回路では、入力回路部 をNPNトランジスタ1、36からなるコレクタ接地回 路37で構成している。即ち、NPNトランジスタ1、 36のコレクタを電源電圧VCCに固定し、これらNP Nトランジスタ1、36のコレクタが論理を持たないよ 40 うにしている。この結果、これらNPNトランジスタ 1、36におけるミラー効果をなくし、前段回路の負荷 を軽くし、前段回路の出力側の充放電電流を少なくする ことができる。したがって、高速性を実現することがで

【0312】また、このNOR回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ペルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

44

【0313】また、このNOR回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1、36 のコレクタを電源電圧VCCに固定し、これらNPNト ランジスタ1、36のコレクタが論理を持たないように しているので、負荷抵抗による電圧降下という無駄をな くし、低電源電圧での動作を確保することができる。し たがって、低消費電力性を実現することができる。

【0314】また、このNOR回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 10 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0315】また、このNOR回路では、入力回路部を アルファ線に弱いNPNトランジスタ1、36で構成し ているが、これらNPNトランジスタ1、36のコレク 夕は電源電圧VCCに固定される。この結果、これらN PNトランジスタ1、36のコレクタの論理がアルファ 線によるソフトエラーによって反転してしまい、出力信 ソース接地回路とを縦列接続してなる論理回路」を2入 20 号Xの論理も反転してしまうという事態が発生すること はない。したがって、高ソフトエラー耐性を実現するこ とができる。

> 【0316】また、このNOR回路によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

> 【0317】このように、この第20実施例によれば、 2入力のNOR回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0318】第21実施例・・図21~図23

図21は、本発明の第21実施例の論理回路の回路図で あり、本発明中、第9の発明、即ち、「第1、第2、第 3、第4、第5、第6、第7又は第8の発明の論理回路 を含んでなる論理回路」を2入力のOR/NOR回路に 適用した場合の第1例である。

【0319】このOR/NOR回路は、入力回路部をN PNトランジスタ1、36及び抵抗2からなるコレクタ 接地回路37で構成し、出力回路部にPNPトランジス タ4及び抵抗5からなるコレクタ接地回路6と、nMO Sトランジスタ12及び抵抗13からなるソース接地回 路14とを設けてなるものである。

【0320】このOR/NOR回路では、入出力条件を 「L」=-0.8 [V]、「H」=-0.3 [V]、電源 条件をVCC=0 [V]、VEE=-2.0 [V] とし た場合において、入力信号A、B=「L」の場合、ノー ド11の電圧=-1.6 [V]、出力信号X=「L」、 出力信号Y=「H」となり、入力信号A、Bのいずれか 一方又は両方=「H」の場合、ノード11の電圧=-50 1.1 [V]、出力信号X=「H」、出力信号Y=

「L」となる。

【0321】ここに、このOR/NOR回路では、入力 回路部をNPNトランジスタ1、36からなるコレクタ 接地回路37で構成している。即ち、NPNトランジス **タ1、36のコレクタを電源電圧VCCに固定し、これ** らNPNトランジスタ1、36のコレクタが論理を持た ないようにしている。この結果、これらNPNトランジ スタ1、36におけるミラー効果をなくし、前段回路の 負荷を軽くし、前段回路の出力側の充放電電流を少なく

【0322】また、このOR/NOR回路では、ECL 回路による場合のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理が行われる。した がって、高速な論理処理が可能であり、この点からして も、高速性を実現することができる。

【0323】また、このOR/NOR回路では、出力回 路部にPNPトランジスタ4からなる負荷駆動能力の大 きいコレクタ接地回路6を設けている。この結果、出力 荷の場合でも、動作速度の低下を少なくすることができ る。したがって、この点からしても、髙速性を実現する ことができる。

【0324】また、このOR/NOR回路では、前述し たように、入力回路部を構成するNPNトランジスタ 1、36のコレクタを電源電圧VCCに固定し、これら NPNトランジスタ1、36のコレクタが論理を持たな いようにしているので、負荷抵抗による電圧降下という 無駄をなくし、低電源電圧での動作を確保することがで

【0325】また、このOR/NOR回路では、前述し たように、ECL回路による場合のように電流切換え動 作を必要とせず、単にレベルを伝達することで論理処理 を行うようにしているので、低電流での動作を確保する ことができる。したがって、この点からしても、低消費 電力性を実現することができる。

【0326】 また、このOR/NOR回路では、入力回 路部をアルファ線に弱いNPNトランジスタ1、36で 構成しているが、これらNPNトランジスタ1、36の 40 高めることができる。 コレクタは電源電圧VCCに固定される。この結果、こ れらNPNトランジスタ1、36のコレクタの論理がア ルファ線によるソフトエラーによって反転してしまい、 出力信号X、Yの論理も反転してしまうという事態が発 生することはない。したがって、高ソフトエラー耐性を 実現することができる。

【0327】また、このOR/NOR回路によれば、E CL回路により構成する場合に比較して、少ない案子数 で、同一の論理機能を達成することができる。したがっ て、高集積性を実現することができる。

46

【0328】このように、この第21実施例によれば、 2入力のOR/NOR回路について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

【0329】なお、このOR/NOR回路は、例えば、 図22に概略的断面図を示すように構成することができ る。図中、46はP型シリコン基板、47~52はSi Ozからなる素子分離層である。

【0330】また、53はN層であり、このN層53の することができる。したがって、高速性を実現すること 10 うち、領域53Aの部分はNPNトランジスタ1のコレ クタをなす部分であり、領域53Bの部分はNPNトラ ンジスタ36のコレクタをなす部分である。

> 【0331】また、54はNPNトランジスタ1のペー スをなすP層、55はNPNトランジスタ1のエミッタ をなすN層、56はNPNトランジスタ36のペースを なすP層、57はNPNトランジスタ36のエミッタを なすN層である。

【0332】また、58は電源電圧VCCをN層53に 印加するためのN層、59は抵抗2を構成するポリシリ 端子10側の負荷が長配線や多数ファンアウト等の高負 *20* コン層、60、61はポリシリコン層59を形成すると 共に、P型シリコン基板46に電源電圧VEEを印加す るためのP層である。

> 【0333】また、62はP層であり、このP層62の うち、領域62Aの部分はPNPトランジスタ4のコレ クタをなす部分である。また、63はPNPトランジス タ4のペースをなすN層、64はPNPトランジスタ4 のエミッタをなすP層である。

【0334】また、65は抵抗5、13を構成するポリ シリコン層、66はnMOSトランジスタ12を構成す きる。したがって、低消費電力性を実現することができ 30 るためのP層、67はnMOSトランジスタ12のドレ インをなすN層、68はnMOSトランジスタ12のソ ースをなすN層、69はnMOSトランジスタ12のゲ ートをなすポリシリコン層である。

> 【0335】ここに、この図22に示す構成例では、N PNトランジスタ1、36のコレクタを絶縁層で素子分 離せず、共通の半導体層 (N層53) で構成するように している。この結果、これらNPNトランジスタ1、3 6のコレクタに対して電源電圧VCCを印加するための コンタクト領域を減らすことができ、その分、集積度を

> 【0336】また、このOR/NOR回路は、図23に 機略的断面図を示すように構成することもできる。図 中、70はP型シリコン基板、71~73、74A、7 4BはSiOzからなる紫子分離層である。

> 【0337】また、75はN層であり、このN層75の うち、領域75Aの部分はNPNトランジスタ1、36 のコレクタをなす部分、領域75Bの部分は領域75A の部分に電源電圧VCCを印加するための部分である。

【0338】また、76はNPNトランジスタ1、36 50 のペースをなすP層、77はNPNトランジスタ1、3

6のエミッタをなすN層、78は抵抗2を構成するポリ シリコン層である。

【0339】また、79はP層であり、このP層79の うち、領域79Aの部分はPNPトランジスタ4のコレ クタをなす部分である。また、80はPNPトランジス タ4のペースをなすN層、81はPNPトランジスタ4 のエミッタをなすP層、82は抵抗5、13をなすポリ シリコン層である。

【0340】また、83はnMOSトランジスタ12を のドレインをなすN層、85はnMOSトランジスタ1 2のソースをなすN層、86はnMOSトランジスタ1 2のゲートをなすポリシリコン層である。

【0341】なお、82Aはコンタクト部であり、この 例では、NPNトランジスタ1、36のコレクタをなす N層75Aに対する電源電圧VCCの印加をPNPトラ ンジスタ4の負荷抵抗5及びnMOSトランジスタ12 の負荷抵抗13をなすポリシリコン層82を介して行う ように構成している。

例では、nMOSトランジスタ12のソースに対する電 源電圧VEEの印加をNPNトランジスタ1、36の負 荷抵抗2をなすポリシリコン層78を介して行うように 構成している。

【0343】この図23の構成例では、入力回路部を構 成するNPNトランジスタ1、36のペースを絶縁層で 索子分離せず、共通の半導体層(P層76)で構成する ようにしている。この結果、NPNトランジスタ1、3 6のエミッタを共通の半導体層 (P層77) で構成する ことができ、その分、集積度を高めることができる。

【0344】また、この図23の構成例では、NPNト ランジスタ1、36のコレクタをなすN層75Aに対す る電源電圧VCCの印加をPNPトランジスタ4の負荷 抵抗5及びnMOSトランジスタ12の負荷抵抗13を なすポリシリコン層82を介して行うように構成してい る。この結果、コンタクト領域を別個独立に設ける必要 がなく、その分、集積度を高めることができる。

【0345】また、この図23の構成例では、nMOS トランジスタ12のソースに対する電源電圧VEEの印 リシリコン層78を介して行うように構成している。こ の結果、コンタクト領域を別個独立に設ける必要がな く、その分、集積度を高めることができる。

【0346】第22実施例・・図24

図24は、本発明の第22実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」を2入力のAND/NA ND回路に適用した場合の第1例である。

【0347】このAND/NAND回路は、入力回路部 50 消費電力性を実現することができる。

48

をPNPトランジスタ15、87及び抵抗16からなる コレクタ接地回路88で構成し、出力回路部にNPNト ランジスタ18及び抵抗19からなるコレクタ接地回路 20と、pMOSトランジスタ89及び抵抗90からな るソース接地回路91とを設けてなるものである。

【0348】このAND/NAND回路では、入出力条

件を「L」=-1.7 [V]、「H」=-1.2 [V]、 電源条件をVCC=0 [V]、VEE=-2.0 [V] とした場合において、入力信号A、B=「H」の場合、 構成するためのP層、84はnMOSトランジスタ12 10 ノード21の電圧=-0.4 [V]、出力信号X= 「H」、出力信号Y=「L」となり、入力信号A、Bの いずれか一方又は両方=「L」の場合、ノード21の電 圧=-0.9 [V]、出力信号X=「L」、出力信号Y =「H」となる。

【0349】ここに、このAND/NAND回路では、 入力回路部をPNPトランジスタ15、87からなるコ レクタ接地回路88で構成している。即ち、PNPトラ ンジスタ15、87のコレクタを電源電圧VEEに固定 し、これらPNPトランジスタ15、87のコレクタが 【0342】また、85Aもコンタクト部であり、この 20 論理を持たないようにしている。この結果、これらPN Pトランジスタ15、87におけるミラー効果をなく し、前段回路の負荷を軽くし、前段回路の出力側の充放 電電流を少なくすることができる。したがって、高速性 を実現することができる。

> 【0350】また、このAND/NAND回路では、E CL回路による場合のように電流切換え動作を必要とせ ず、単にレベルを伝達することで論理処理が行われる。 したがって、高速な論理処理が可能であり、この点から しても、高速性を実現することができる。

【0351】また、このAND/NAND回路では、出 30 カ回路部にNPNトランジスタ18からなる負荷駆動能 力の大きいコレクタ接地回路20を設けている。この結 果、出力端子10側の負荷が長配線や多数ファンアウト 等の高負荷の場合でも、動作速度の低下を少なくするこ とができる。したがって、この点からしても、高速性を 実現することができる。

【0352】また、このAND/NAND回路では、前 述したように、入力回路部を構成するPNPトランジス タ15、87のコレクタを電源電圧VEEに固定し、こ 加をNPNトランジスタ1、36の負荷抵抗2をなすポ 40 れらPNPトランジスタ15、87のコレクタが論理を 持たないようにしているので、負荷抵抗による電圧降下 という無駄をなくし、低電源電圧での動作を確保するこ とができる。したがって、低消費電力性を実現すること ができる。

> 【0353】また、このAND/NAND回路では、前 述したように、ECL回路による場合のように電流切換 え動作を必要とせず、単にレベルを伝達することで論理 処理を行うようにしているので、低電流での動作を確保 することができる。したがって、この点からしても、低

【0354】また、入力回路部をアルファ線に弱いPN Pトランジスタ15、87で構成しているが、これらP NPトランジスタ15、87のコレクタは電源電圧VE Eに固定される。この結果、これらPNPトランジスタ 15、87のコレクタの論理がアルファ線によるソフト エラーによって反転してしまい、出力信号X、Yの論理 も反転してしまうという事態が発生することはない。し たがって、高ソフトエラー耐性を実現することができ

【0355】また、このAND/NAND回路によれ 10 実現することができる。 ば、ECL回路による場合に比較して、少ない素子数 で、同一の論理機能を達成することができる。したがっ て、高集積性を実現することができる。

【0356】このように、この第22実施例によれば、 2入力のAND/NAND回路について、高速性と、低 消費電力性と、高ソフトエラー耐性と、高集積性とをす べて実現することができる。

【0357】第23実施例・・図25

図25は、本発明の第23実施例の論理回路の回路図で あり、本発明中、第9の発明、即ち、「第1、第2、第 20 3、第4、第5、第6、第7又は第8の発明の論理回路 を含んでなる論理回路」を2入力のAND/NAND回 路に適用した場合の第2例である。

【0358】このAND/NAND回路は、入力回路部 をpMOSトランジスタ32、92及び抵抗33からな るドレイン接地回路93で構成し、出力回路部にNPN トランジスタ18及び抵抗19からなるコレクタ接地回 路20と、pMOSトランジスタ89及び抵抗90から なるソース接地回路91とを設けたものである。

件を「L」=-1.7 [V]、「H」=-1.2 [V]、 電源条件をVCC=0 [V]、VEE=-2.0 [V] とした場合において、入力信号A、B=「H」の場合、 . ノード35の電圧=-0.4 [V]、出力信号X= 「H」、出力信号Y=「L」となり、入力信号A、Bの いずれか一方又は両方=「L」の場合、ノード35の電 圧=-0.9 [V]、出力信号X=「L」、出力信号Y =「H」となる。

【0360】ここに、このAND/NAND回路では、 入力回路部をpMOSトランジスタ32、92からなる 40 ドレイン接地回路93で構成している。即ち、pMOS トランジスタ32、92のドレインを電源電圧VEEに 固定し、これらpMOSトランジスタ32、92のドレ インが論理を持たないようにしている。この結果、これ らpMOSトランジスタ32、92におけるミラー効果 をなくし、前段回路の負荷を軽くし、前段回路の出力側 の充放電電流を少なくすることができる。したがって、 髙速性を実現することができる。

【0361】また、このAND/NAND回路では、E CL回路による場合のように電流切換え動作を必要とせ 50 トランジスタからなるコレクタ接地回路とを設けてなる

ず、単にレベルを伝達することで論理処理が行われる。 したがって、高速な論理処理が可能であり、この点から しても、高速性を実現することができる。

50

【0362】また、このAND/NAND回路では、出 カ回路部にNPNトランジスタ18からなる負荷駆動能 力の大きいコレクタ接地回路20を設けている。この結 果、出力端子10個の負荷が長配線や多数ファンアウト 等の高負荷の場合でも、動作速度の低下を少なくするこ とができる。したがって、この点からしても、高速性を

【0363】また、このAND/NAND回路では、前 述したように、入力回路部を構成するpMOSトランジ スタ32、92のドレインを電源電圧VEEに固定し、 これらpMOSトランジスタ32、92のドレインが論 理を持たないようにしているので、負荷抵抗による電圧 降下という無駄をなくし、低電源電圧での動作を確保す ることができる。したがって、低消費電力性を実現する ことができる。

【0364】また、このAND/NAND回路では、前 述したように、ECL回路による場合のように電流切換 え動作を必要とせず、単にレベルを伝達することで論理 処理を行うようにしているので、低電流での動作を確保 することができる。したがって、この点からしても、低 消費電力性を実現することができる。

【0365】また、このAND/NAND回路では、入 カ回路部をアルファ線に強いpMOSトランジスタ3 2、92で構成しているが、たとえ、アルファ線の影響 を受けたとしても、これらpMOSトランジスタ32、 92のドレインは電源電圧VEEに固定される。この結 【0359】このAND/NAND回路では、入出力条 30 果、これらpMOSトランジスタ32、92のドレイン の論理がアルファ線によるソフトエラーによって反転し てしまい、出力信号X、Yの論理も反転してしまうとい う事態が発生することはない。したがって、高ソフトエ ラー耐性を実現することができる。

> 【0366】また、このAND/NAND回路によれ ば、ECL回路による場合に比較して、少ない素子数 で、同一の論理機能を達成することができる。したがっ て、高集積性を実現することができる。

【0367】このように、この第23実施例によれば、 2入力のAND/NAND回路について、高速性と、低 消費電力性と、高ソフトエラー耐性と、高集積性とをす べて実現することができる。

【0368】第24実施例・・図26

図26は、本発明の第24実施例の論理回路の回路図で あり、本発明中、第5の発明、即ち、「コレクタを交流 的に接地され、ペースを入力端とする第1のパイポーラ トランジスタと、ペースを前配第1のパイポーラトラン ジスタのエミッタに接続され、入出力レベルが一致する ようにコレクタを交流的に接地された第2のパイポーラ

論理回路」を2入力のOR回路に適用した場合の第1例 である。

【0369】このOR回路は、入力回路部を、コレクタ をVCC電源線7に接続され、エミッタをPNPトラン ジスタ4のペースに接続されたNPNトランジスタ1、 36で構成し、出力回路部にPNPトランジスタ4及び 抵抗5からなるコレクタ接地回路6を設けてなるもので ある。

【0370】このOR回路では、入出力条件を「L」= -0.5 [V]、「H」=0 [V]、電源条件をVCC 10 = 0 [V]、VEE=-1.2 [V] とした場合におい て、入力信号A、B=「L」の場合、ノード11の電圧 =-1.2 [V]、出力信号X=「L」となり、入力信 号A、Bのいずれか一方义は両方=「H」の場合には、 ノード11の電圧=-0.7 [V]、出力信号X= 「H」となる。

【0371】ここに、このOR回路では、入力回路部 を、コレクタをVCC電源線7に接続されたNPNトラ ンジスタ1、36で構成し、この入力回路部を構成する NPNトランジスタ1、36のコレクタを電源電圧VC 20 Cに固定し、これらNPNトランジスタ1、36のコレ クタが論理を持たないようにしている。この結果、これ らNPNトランジスタ1、36におけるミラー効果をな くし、前段回路の負荷を軽くし、前段回路の出力側の充 放電電流を少なくすることができる。したがって、高速 性を実現することができる。

【0372】また、このOR回路では、ECL回路によ る場合のように電流切換え動作を必要とせず、単にレベ ルを伝達することで論理処理が行われる。したがって、 性を実現することができる。

【0373】また、このOR回路では、出力回路部をP NPトランジスタ4からなる負荷駆動能力の大きいコレ クタ接地回路6で構成している。この結果、負荷が長配 線や多数ファンアウト等の高負荷の場合でも、動作速度 の低下を少なくすることができる。したがって、この点 からしても、高速性を実現することができる。

【0374】また、このOR回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1、36 のコレクタを電源電圧VCCに固定し、これらNPNト ランジスタ1、36のコレクタが論理を持たないように しているので、負荷抵抗による電圧降下という無駄をな くし、低電源電圧での動作を確保することができる。し たがって、低消費電力性を実現することができる。

【0375】また、このOR回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0376】また、特に、このOR回路では、入力回路 部を構成するNPNトランジスタ1、36のエミッタと VEE電源線7との間にNPNトランジスタ1、36の 負荷抵抗を接続するようにはしていない。この結果、図 17に示すOR回路に比較して、VCC電源線7とVE E電源線8との間の電圧差をNPNトランジスタ1、3 6の負荷抵抗2の両端間の電圧降下分だけ小さくするこ とができ、図17に示すOR回路よりも低消費電力化を

52

【0377】また、このOR回路では、入力回路部をア ルファ線に弱いNPNトランジスタ1、36で構成して いるが、これらNPNトランジスタ1、36のコレクタ は、電源電圧VCCに固定される。この結果、これらN PNトランジスタ1、36のコレクタの論理がアルファ 線によるソフトエラーによって反転してしまい、出力信 号Xの論理も反転してしまうという事態が発生すること はない。したがって、高ソフトエラー耐性を実現するこ とができる。

図ることができる。

【0378】また、このOR回路によれば、第17実施 例による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0379】このように、この第24実施例によれば、 2入力のOR回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0380】第25実施例・・図27

図27は、本発明の第25実施例の論理回路を示す回路 図であり、本発明中、第6の発明、即ち、「コレクタを 高速な論理処理が可能であり、この点からしても、高速 30 交流的に接地され、ペースを入力端とするパイポーラト ランジスタと、ゲートを前記パイポーラトランジスタの エミッタに接続され、入出力レベルが一致するようにソ ースを交流的に接地された電界効果トランジスタからな るソース接地回路とを設けてなる論理回路」の2入力の NOR回路に適用した場合の第2例である。

> 【0381】このNOR回路は、入力回路部を、コレク タをVCC電源線7に接続され、エミッタをn MOSト ランジスタ12のゲートに接続されたNPNトランジス タ1、36で構成し、出力回路部にnMOSトランジス 40 夕12及び抵抗13からなるソース接地回路14を設け てなるものである。

【0382】このNOR回路では、入出力条件を「L」 =-0.5 [V]、「H」=0 [V]、電源条件をVC C=0 [V]、VEE=-1.2 [V] とした場合にお いて、入力信号A、B=「L」の場合、ノード11の電 信号A、Bのいずれか一方又は両方=「H」の場合に は、ノード11の電圧=-0.7 [V]、出力信号X= 「L」となる。

【0383】ここに、このNOR回路では、入力回路部 50

を、コレクタをVCC電源線7に接続されたNPNトラ ンジスタ1、36で構成し、この入力回路部を構成する NPNトランジスタ1、36のコレクタを電源電圧VC Cに固定し、これらNPNトランジスタ1、36のコレ クタが論理を持たないようにしている。この結果、これ らNPNトランジスタ1、36におけるミラー効果をな くし、前段回路の負荷を軽くし、前段回路の出力側の充 放電電流を少なくすることができる。したがって、高速 性を実現することができる。

よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 髙速性を実現することができる。

【0385】また、このNOR回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1、36 のコレクタを電源電圧VCCに固定し、これらNPNト ランジスタ1、36のコレクタが論理を持たないように しているので、負荷抵抗による電圧降下という無駄をな くし、低電源電圧での動作を確保することができる。し 20 41とを設けてなるものである。 たがって、低消費電力性を実現することができる。

【0386】また、このNOR回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0387】また、特に、このNOR回路では、入力回 路部を構成するNPNトランジスタ1、36のエミッタ とVEE電源線7との間にNPNトランジスタ1、36 30 の負荷抵抗を接続するようにはしていない。この結果、 図18に示すNOR回路に比較して、VCC電源線7と VEE電源線8との間の電圧差をNPNトランジスタ 1、36の負荷抵抗2の両端間の電圧降下分だけ小さく することができ、図18に示すNOR回路よりも低消費 電力化を図ることができる。

【0388】また、このNOR回路では、入力回路部を アルファ線に弱いNPNトランジスタ1、36で構成し ているが、これらNPNトランジスタ1、36のコレク 夕は、電源電圧VCCに固定される。この結果、これら 40 NPNトランジスタ1、36のコレクタの論理がアルフ ァ線によるソフトエラーによって反転してしまい、出力 信号Xの論理も反転してしまうという事態が発生するこ · とはない。したがって、高ソフトエラー耐性を実現する ことができる。

【0389】また、このNOR回路によれば、第18実 施例による場合に比較して、少ない素子数で、同一の論 理機能を達成することができる。したがって、高集積性 を実現することができる。

【0390】このように、この第25実施例によれば、

54

2入力のNOR回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0391】第26実施例・・凶28

図28は、本発明の第26実施例の論理回路を示す回路 図であり、本発明中、第5の発明、即ち、「コレクタを 交流的に接地され、ペースを入力端とする第1のパイポ ーラトランジスタと、ペースを前配第1のパイポーラト ランジスタのエミッタに接続され、入出カレベルが一致 【0384】また、このNOR回路では、ECL回路に 10 するようにコレクタを交流的に接地された第2のパイポ ーラトランジスタからなるコレクタ接地回路とを設けて なる論理回路」を2入力のOR回路に適用した場合の第 2例である。

> 【0392】このOR回路は、入力回路部を、コレクタ をVCC電源線?に接続され、エミッタをPNPトラン ジスタ4、39のペースに接続されたNPNトランジス タ1、36で構成し、出力回路部にPNPトランジスタ 4及び抵抗5からなるコレクタ接地回路6と、PNPト ランジスタ39及び抵抗40からなるコレクタ接地回路

> 【0393】このOR回路では、入出力条件を「L」= -0.5 [V]、「H」=0 [V]、電源条件をVCC = 0 [V]、VEE=-1.2 [V] とした場合におい て、入力信号A、B=「L」の場合、ノード11の電圧 =-1.2 [V]、出力信号X、Y=「L」となり、入 カ信号A、Bのいずれか一方又は両方=「H」、ノード 11の電圧=-0.7 [V]、出力信号X、Y=「H」 となる。

【0394】ここに、このOR回路では、入力回路部 を、コレクタをVCC電源線7に接続されたNPNトラ ンジスタ1、36で構成している。即ち、この入力回路 部を構成するNPNトランジスタ1、36のコレクタを 電源電圧VCCに固定し、これらNPNトランジスタ 1、36のコレクタが論理を持たないようにしている。 この結果、これらNPNトランジスタ1、36における ミラー効果をなくし、前段回路の負荷を軽くし、前段回 路の出力側の充放電電流を少なくすることができる。し たがって、高速性を実現することができる。

【0395】また、このOR回路では、ECL回路によ る場合のように電流切換え動作を必要とせず、単にレベ ルを伝達することで論理処理が行われる。したがって、 高速な論理処理が可能であり、この点からしても、高速 性を実現することができる。

【0396】また、このOR回路では、出力回路部にP NPトランジスタ4からなる負荷駆動能力の大きいコレ クタ接地回路6と、PNPトランジスタ39からなる負 荷駆動能力の大きいコレクタ接地回路41を設けてい る。この結果、負荷が長配線や多数ファンアウト等の高 負荷の場合でも、動作速度の低下を少なくでき、この点 50 からしても、高速性を実現することができる。

【0397】また、このOR回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1、36 のコレクタを電源電圧VCCに固定し、これらNPNト ランジスタ1、36のコレクタが論理を持たないように しているので、負荷抵抗による電圧降下という無駄をな くし、低電源電圧での動作を確保することができる。し たがって、低消費電力性を実現することができる。

【0398】また、このOR回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う 10 E=-1.2 [V]、出力信号X、Y=「H」となり、 ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0399】また、特に、このOR回路では、入力回路 部を構成するNPNトランジスタ1、36のエミッタと VEE電源線8との間にNPNトランジスタ1、36の 負荷抵抗を接続するようにはしていない。この結果、図 19に示すOR回路に比較して、VCC電源線7とVE E電源線8との間の電圧差をNPNトランジスタ1、3 6の負荷抵抗2の両端間の電圧降下分だけ小さくするこ 20 とができ、図19に示すOR回路よりも低消費電力化を 図ることができる。

【0400】また、このOR回路では、入力回路部をア ルファ線に弱いNPNトランジスタ1、36で構成して いるが、これらNPNトランジスタ1、36のコレクタ は、電源電圧VCCに固定される。この結果、これらN PNトランジスタ1、36のコレクタの論理がアルファ 線によるソフトエラーによって反転してしまい、出力信 号X、Yの論理も反転してしまうという事態が発生する ことはない。したがって、高ソフトエラー耐性を実現す 30 ることができる。

【0401】また、このOR回路によれば、第19実施 例による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0402】このように、この第26実施例によれば、 2入力のOR回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0403】第27実施例・・図29

図29は、本発明の第27実施例の論理回路を示す回路 図であり、本発明中、第6の発明、即ち、「コレクタを 交流的に接地され、ベースを入力端とするパイポーラト ランジスタと、ゲートを前配パイポーラトランジスタの エミッタに接続され、入出力レベルが一致するようにソ ースを交流的に接地された電界効果トランジスタからな るソース接地回路とを設けてなる論理回路」を2入力の NOR回路に適用した場合の第2例である。

【0404】このNOR回路は、入力回路部を、コレク 夕をVCC電源線7に接続され、エミッタをnMOSト 50 電力化を図ることができる。

ランジスタ12、43のゲートに接続されたNPNトラ ンジスタ1、36で構成し、出力回路部にnMOSトラ ンジスタ12及び抵抗13からなるソース接地回路14 と、nMOSトランジスタ43及び抵抗44からなるソ

ース接地回路45とを設けてなるものである。

【0405】このNOR回路では、入出力条件を「L」 =-0.5 [V]、「H」=0 [V]、電源条件をVC C=0 [V]、VEE=-1.2 [V] とした場合にお いて、入力信号A、B=「L」の場合、ノード11の電 入力信号A、Bのいずれか一方又は両方=「H」の場合 には、ノード11の電圧=-0.7 [V]、出力信号 X、Y=「L」となる。

【0406】ここに、このNOR回路では、入力回路部 を、コレクタをVCC電源線7に接続されたNPNトラ ンジスタ1、36で構成している。即ち、この入力回路 部を構成するNPNトランジスタ1、36のコレクタを 電源電圧VCCに固定し、これらNPNトランジスタ 1、36のコレクタが論理を持たないようにしている。 この結果、これらNPNトランジスタ1、36における ミラー効果をなくし、前段回路の負荷を軽くし、前段回 路の出力側の充放電電流を少なくすることができる。し たがって、高速性を実現することができる。

【0407】また、このNOR回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0408】また、このNOR回路では、前述したよう に、入力回路部を構成するNPNトランジスタ1、36 のコレクタを電源電圧VCCに固定し、これらNPNト ランジスタ1、36のコレクタが論理を持たないように しているので、負荷抵抗による電圧降下という無駄をな くし、低電源電圧での動作を確保することができる。し たがって、低消費電力性を実現することができる。

【0409】また、このNOR回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0410】また、特に、このNOR回路では、入力回 路部を構成するNPNトランジスタ1、36のエミッタ とVEE電源線8との間にNPNトランジスタ1、36 の負荷抵抗を接続するようにはしていない。この結果、 図20に示すNOR回路に比較して、VCC電源線7と VEE電源線8との間の電圧差をNPNトランジスタ 1、36の負荷抵抗2の両端間の電圧降下分だけ小さく することができ、図20に示すNOR回路よりも低消費

【0411】また、このNOR回路では、入力回路部を アルファ線に弱いNPNトランジスタ1、36で構成し ているが、これらNPNトランジスタ1、36のコレク 夕は、電源電圧VCCに固定される。この結果、これら NPNトランジスタ1、36のコレクタの論理がアルフ ァ線によるソフトエラーによって反転してしまい、出力 信号X、Yの論理も反転してしまうという事態が発生す ることはない。したがって、高ソフトエラー耐性を実現 することができる。

施例による場合に比較して、少ない素子数で、同一の論 理機能を達成することができる。したがって、高集積性 を実現することができる。

【0413】このように、この第27実施例によれば、 2入力のNOR回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0414】第28実施例・・図30、図31 図30は、本発明の第28実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 20 る。 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」を2入力のOR/NOR 回路に適用した場合の第2例である。

【0415】このOR/NOR回路は、入力回路部を、 コレクタをVCC電源線7に接続され、エミッタをPN 「Pトランジスタ4のペース及びnMOSトランジスタ1 2のゲートに接続されたNPNトランジスタ1、36で 構成し、出力回路部にPNPトランジスタ4及び抵抗5 からなるコレクタ接地回路6と、nMOSトランジスタ 12及び抵抗13からなるソース接地回路14とを設け 30 てなるものである。

【0416】このOR/NOR回路では、入出力条件を 「L」=-0.5 [V]、「H」=0 [V]、電源条件 をVCC=0 [V]、VEE=-1.2 [V] とした場 合において、入力信号A、B=「L」の場合、ノード1 1の電圧=-1.2 [V]、出力信号X=「L」、出力 信号Y=「H」となり、入力信号A、Bのいずれか一方 又は両方=「H」の場合、ノード11の電圧=-0.7 [V]、出力信号X=「H」、出力信号Y=「L」とな る。

【0417】ここに、このOR/NOR回路では、入力 回路部を、コレクタをVCC電源線7に接続されたNP Nトランジスタ1、36で構成している。即ち、この入 **力回路部を構成するNPNトランジスタ1、36のコレ** クタを電源電圧VCCに固定し、これらNPNトランジ スタ1、36のコレクタが論理を持たないようにしてい る。この結果、これらNPNトランジスタ1、36にお けるミラー効果をなくし、前段回路の負荷を軽くし、前 段回路の出力側の充放電電流を少なくすることができ る。したがって、高速性を実現することができる。

58

【0418】また、このOR/NOR回路では、ECL 回路による場合のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理が行われる。した がって、高速な論理処理が可能であり、この点からして も、高速性を実現することができる。

【0419】また、このOR/NOR回路では、出力回 路部にPNPトランジスタ4からなる負荷駆動能力の大 きいコレクタ接地回路6を設けている。この結果、出力 端子10側の負荷が長配線や多数ファンアウト等の高負 【0412】また、このNOR回路によれば、第20実 10 荷の場合でも、動作速度の低下を少なくすることができ る。したがって、この点からしても、高速性を実現する ことができる。

> 【0420】また、このOR/NOR回路では、前述し たように、入力回路部を構成するNPNトランジスタ 1、36のコレクタを電源電圧VCCに固定し、これら NPNトランジスタ1、36のコレクタが論理を持たな いようにしているので、負荷抵抗による電圧降下という 無駄をなくし、低電源電圧での動作を確保することがで きる。したがって、低消費電力性を実現することができ

> 【0421】また、このOR/NOR回路では、ECL 回路による場合のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理を行うようにして いるので、低電流での動作を確保することができる。し たがって、この点からしても、低消費電力性を実現する ことができる。

【0422】また、特に、このOR/NOR回路では、 入力回路部を構成するNPNトランジスタ1、36のエ ミッタとVEE電源線8との間にNPNトランジスタ 1、36の負荷抵抗を接続するようにはしていない。こ の結果、図21に示すOR/NOR回路に比較して、V CC電源線7とVEE電源線8との間の電圧差をNPN トランジスタ1、36の負荷抵抗2の両端間の電圧降下 分だけ小さくすることができ、図21に示すOR/NO R回路よりも低消費電力化を図ることができる。

【0423】また、このOR/NOR回路では、入力回 路部をアルファ線に弱いNPNトランジスタ1、36で 構成しているが、これらNPNトランジスタ1、36の コレクタは、電源電圧VCCに固定される。この結果、 40 これらNPNトランジスタ1、36のコレクタの論理が アルファ線によるソフトエラーによって反転してしま い、出力信号X、Yの論理も反転してしまうという事態 が発生することはない。したがって、高ソフトエラー耐 性を実現することができる。

【0424】また、このOR/NOR回路によれば、第 21 実施例による場合に比較して、少ない案子数で、同 一の論理機能を達成することができる。したがって、高 集積性を実現することができる。

【0425】このように、この第28実施例によれば、 50 2入力のOR/NOR回路について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とを実現することができる。

【0426】なお、このOR/NOR回路は、例えば、 図31に概略的断面図を示すように構成することができ る。図中、94はP型シリコン基板、95~98はSi O2からなる素子分離層である。

【0427】また、99はN層であり、このN層99の うち、領域99Aの部分はNPNトランジスタ1、36 のコレクタをなす部分である。また、100はNPNト ランジスタ1、36のペースをなすP層、101はNP 10 Nトランジスタ1、36のエミックをなすN層である。

【0428】また、102はP層であり、このP層102のうち、領域102Aの部分はPNPトランジスタ4のコレクタをなす部分である。また、103はPNPトランジスタ4のベースをなすN層、104はPNPトランジスタ4のエミッタをなすP層である。

【0429】また、105は抵抗5、13をなすポリシリコン層、106はnMOSトランジスタ12を構成するためのP層、107はnMOSトランジスタ12のドレインをなすN層、108はnMOSトランジスタ12 20 のソースをなすN層、109はnMOSトランジスタ12 2のゲートをなすポリシリコン層である。

【0430】また、105Aはコンタクト部であり、この例では、NPNトランジスタ1、36のコレクタをなすN層99Aに対する電源電圧VCCの印加をPNPトランジスタ4の負荷抵抗5及びnMOSトランジスタ12の負荷抵抗13をなすポリシリコン層105を介して行うように構成している。

【0432】また、この図31の構成例では、NPNトランジスタ1、36のコレクタをなすN層99Aに対する電源電圧VCCの印加をPNPトランジスタ4の負荷抵抗5及びnMOSトランジスタ12の負荷抵抗13をなすポリシリコン層105を介して行うように構成している。この結果、コンタクト領域を別個独立に設ける必 40 要がなく、その分、集箱度を高めることができる。

【0433】また、この図31の構成例では、電源電圧 VEEの基板パイアス電圧としての印加をP型シリコン 基板94の素子形成面と反対側の面から行うように構成 している。この結果、電源電圧VEEを基板パイアス電 圧として印加するためのコンタクト領域を案子形成面に 形成する必要がなく、その分、集積度を高めることがで きる。

【0434】第29実施例・・図32、図33 0、111のコレクタが論理を持たないようにしている 図32は、本発明の第29実施例の論理回路を示す回路 50 ので、負荷抵抗による電圧降下という無駄をなくし、低

60

図であり、本発明中、第9の発明、即ち、「第1、第2、第3、第4、第5、第6、第7又は第8の発明の論理回路を含んでなる論理回路」を4入力のOR/NOR回路に適用した場合の一例である。

【0435】このOR/NOR回路は、入力回路部を、 コレクタをVCC電源線7に接続され、エミッタをPN Pトランジスタ4のペース及びnMOSトランジスタ1 2のゲートに接続されたNPNトランジスタ1、36、 110、111で構成し、出力回路部にPNPトランジ スタ4及び抵抗5からなるコレクタ接地回路6と、nM OSトランジスタ12及び抵抗13からなるソース接地 回路14とを設けてなるものである。なお、112は入 力端子、113は入力端子、C、Dは入力信号である。 【0436】このOR/NOR回路では、入出力条件を 「L」=-0.5 [V]、「H」=0 [V]、電源条件 をVCC=0 [V]、VEE=-1.2 [V] とした場 合において、入力信号A、B、C、D=「L」の場合、 ノード11の電圧=-1.2 [V]、出力信号X= 「L」、出力信号Y=「H」となり、入力信号A、B、 C、Dの1個以上=「H」の場合、ノード11の電圧= -0.7 [V]、出力信号X=「H」、出力信号Y= 「L」となる。

【0437】ここに、このOR/NOR回路では、入力回路部を、コレクタをVCC電源線7に接続されたNPNトランジスタ1、36、110、111で構成している。即ち、NPNトランジスタ1、36、110、111のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ1、36、110、111のコレクタが論理を持たないようにしている。この結果、これらNPNトランジスタ1、36、110、111におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0438】また、このOR/NOR回路では、ECL 回路による場合のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理が行われる。した がって、高速な論理処理が可能であり、この点からして も、高速性を実現することができる。

【0439】また、このOR/NOR回路では、出力回路部にPNPトランジスタ4からなる負荷駆動能力の大きいコレクタ接地回路6を設けている。この結果、出力端子10側の負荷が長配線や多数ファンアウト等の高負荷の場合でも、動作速度の低下を少なくでき、この点からしても、高速性を実現することができる。

【0440】また、このOR/NOR回路では、前述したように、入力回路部を構成するNPNトランジスタ1、36、110、111のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ1、36、110、111のコレクタが論理を持たないようにしているので、負荷抵抗による低圧降下という無駄をなくし、低

電源電圧での動作を確保することができる。したがっ て、低消費電力性を実現することができる。

【0441】また、このOR/NOR回路では、前述し たように、ECL回路による場合のように電流切換え動 作を必要とせず、単にレベルを伝達することで論理処理 を行うようにしているので、低電流での動作を確保する ことができる。したがって、この点からしても、低消費 電力性を実現することができる。

【0442】また、特に、このOR/NOR回路では、 10、111のエミッタと、VEE電源線8との間にN PNトランジスタ1、36、110、111の負荷抵抗 を接続するようにはしていない。この結果、VCC電源 線7とVEE電源線8との間の電圧差をNPNトランジ スタ1、36、110、111の負荷抵抗の両端間の電 圧降下分だけ小さくすることができ、その分、低消費電 力化を図ることができる。

【0443】また、このOR/NOR回路では、入力回 路部をアルファ線に弱いNPNトランジスタ1、36、 110、111で構成しているが、これらNPNトラン 20 ジスタ1、36、110、111のコレクタは電源電圧 VCCに固定される。この結果、これらNPNトランジ スタ1、36、110、111のコレクタの論理がアル ファ線によるソフトエラーによって反転してしまい、出 力信号X、Yの論理も反転してしまうという事態が発生 することはない。したがって、高ソフトエラー耐性を実 現することができる。

【0444】また、このOR/NOR回路によれば、E CL回路による場合に比較して、少ない素子数で、同一 の論理機能を達成することができる。したがって、高集 30 **穂性を実現することができる。**

【0445】このように、この第29実施例によれば、 4入力のOR/NOR回路について、高速性と、低消費 電力性と、高ソフトエラー耐性と、高集積性とをすべて 実現することができる。

【0446】なお、図33は、このOR/NOR回路の レイアウト例を示す平面図であり、図33(A)は拡散 層及び抵抗層のレイアウト例、図33(B)は配線層の レイアウト例を示している。

iO₂からなる索子分離層、117はNPNトランジスタ 1、36のペースをなすP層、118はNPNトランジ スタ1、36のエミッタをなすN層である。

【0448】また、119はNPNトランジスタ11 0、111のペースをなすP層、120はNPNトラン ジスタ110、111のエミッタをなすN層、121は 抵抗5、13をなすポリシリコン層である。

【0449】また、122はPNPトランジスタ4のベ ースをなすN層、123はPNPトランジスタ4のエミ ッタをなすP層、124はnMOSトランジスタ12の 50 実現することができる。 62

ドレインをなすN層、125はnMOSトランジスタ1 2のソースをなすN層である。

【0450】なお、126はNPNトランジスタ1、3 6、110、111に負荷抵抗を接続する場合に使用す るポリシリコン層である。

【0451】第30実施例・・図34

図34は、本発明の第30実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 入力回路部を構成するNPNトランジスタ1、36、1 10 理回路を含んでなる論理回路」を2入力のAND/NAND回路に適用した場合の第3例である。

> 【0452】このAND/NAND回路は、入力回路部 を、コレクタをVEE電源線8に接続され、エミッタを NPNトランジスタ18のペース及びpMOSトランジ スタ89のゲートに接続されたPNPトランジスタ1 5、87で構成し、出力回路部にNPNトランジスタ1 8及び抵抗19からなるコレクタ接地回路20と、pM OSトランジスタ89及び抵抗90からなるソース接地 回路91とを設けてなるものである。

【0453】このAND/NAND回路においては、入 出力条件を「L」=-1.2 [V]、「H」=-0.7 [V]、電源条件をVCC=0 [V]、VEE=-1. 2 [V] とした場合において、入力信号A、B=「H」 の場合、ノード21の電圧=0 [V]、出力信号X= 「H」、出力信号Y=「L」となり、入力信号A、Bの いずれか一方又は両方=「L」の場合、ノード21の電 圧=-0.5 [V]、出力信号X=「L」、出力信号Y =「H」となる。

【0454】ここに、このAND/NAND回路では、 入力回路部を、コレクタをVEE電源線8に接続された PNPトランジスタ15、87で構成している。即ち、 PNPトランジスタ15、87のコレクタを電源電圧V EEに固定し、これらPNPトランジスタ15、87の コレクタが論理を持たないようにしている。この結果、 これらPNPトランジスタ15、87におけるミラー効 果をなくし、前段回路の負荷を軽くし、前段回路の出力 側の充放電電流を少なくすることができる。したがっ て、高速性を実現することができる。

【0455】また、このAND/NAND回路では、E 【0447】図中、114はN層、115、116はS 40 CL回路による場合のように電流切換え動作を必要とせ ず、単にレベルを伝達することで論理処理が行われる。 したがって、高速な論理処理が可能であり、この点から しても、高速性を実現することができる。

> 【0456】また、このAND/NAND回路では、出 カ回路部にNPNトランジスタ18からなる負荷駆動能 力の大きいコレクタ接地回路20を設けている。この結 果、出力端子10側の負荷が長配線や多数ファンアウト 等の高負荷の場合でも、勁作速度の低下を少なくするこ とができる。したがって、この点からしても、高速性を

【0457】また、このAND/NAND回路では、前 述したように、入力回路部を構成するPNPトランジス タ15、87のコレクタを電源電圧VEEに固定し、こ れらPNPトランジスタ15、87のコレクタが論理を 持たないようにしているので、負荷抵抗による電圧降下 という無駄をなくし、低電源電圧での動作を確保するこ とができる。したがって、低消費電力性を実現すること ができる。

【0458】また、このAND/NAND回路では、前 述したように、ECL回路による場合のように電流切換 10 る信号A・Bを得るようにしたものである。 え動作を必要とせず、単にレベルを伝達することで論理 処理を行うようにしているので、低電流での動作を確保 することができる。したがって、この点からしても、低 消費電力性を実現することができる。

【0459】また、特に、このAND/NAND回路で は、入力回路部を構成するPNPトランジスタ15、8 7のエミッタとVCC電源線7との間にPNPトランジ スタ15、87の負荷抵抗を接続するようにはしていな い。この結果、図24に示すAND/NAND回路に比 較して、VCC電源線7とVEE電源線8との間の電圧 20 がって、高速性を実現することができる。 差をPNPトランジスタ15、87の負荷抵抗16の両 端間の電圧降下分だけ小さくすることができ、図24に 示すAND/NAND回路よりも低消費電力化を図るこ とができる。

【0460】また、このAND/NAND回路では、入 **力回路部をアルファ線に弱いPNPトランジスタ15**、 87で構成しているが、これらPNPトランジスタ1 5、87のコレクタは、電源電圧VEEに固定される。 この結果、これらPNPトランジスタ15、87のコレ クタの論理がアルファ線によるソフトエラーによって反 30 転してしまい、出力信号X、Yの論理も反転してしまう という事態が発生することはない。したがって、高ソフ トエラー耐性を実現することができる。

【0461】また、このAND/NAND回路によれ ば、ECL回路による場合に比較して、少ない素子数 で、同一の論理機能を達成することができる。したがっ て、高集積性を実現することができる。

【0462】このように、この第30実施例によれば、 2入力のAND/NAND回路について、高速性と、低 消費電力性と、高ソフトエラー耐性と、高集積性とを実 40 現することができる。

【0463】第31実施例・・図35、図36 図35は、本発明の第31実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」を2入力のAND回路 (DOT-AND回路) に適用した場合の一例である。 【0464】図中、127は図1に示す非NOT回路 (第1実施例の論理回路)、128は入力端子、129

64

トランジスタであり、NPNトランジスタ129と、抵 抗130と、PNPトランジスタ131と、抵抗5と で、非NOT回路127と同一構成の非NOT回路13 2が構成されている。

【0465】即ち、このAND回路は、図36にも示す ように、入力信号Aが入力される非NOT回路132 と、入力信号Bが入力される非NOT回路127とを、 ノード133で結線し、非NOT回路132の出力A と、非NOT回路127の出力BとをAND処理してな

【0466】ここに、このAND回路では、入力回路部 を、コレクタをVCC電源線?に接続されたNPNトラ ンジスタ129、1で構成している。即ち、これらNP Nトランジスタ129、1のコレクタを電源電圧VCC に固定し、これらNPNトランジスタ129、1のコレ クタが論理を持たないようにしている。この結果、NP Nトランジスタ129、1におけるミラー効果をなく し、論理反転時における入力側の充放電電流を少なく し、前段回路の負荷を共に軽くすることができる。した

【0467】また、このAND回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0468】また、このAND回路では、出力回路部に PNPトランジスタ131からなる負荷駆動能力の大き いコレクタ接地回路と、PNPトランジスタ4からなる 負荷駆動能力の大きいコレクタ接地回路6とを設けてい る。この結果、負荷が長配線や多数ファンアウト等の高 負荷の場合でも、動作速度の低下を少なくすることがで きる。したがって、この点からしても、高速性を実現す ることができる。

【0469】また、このAND回路では、入力回路部を 構成するNPNトランジスタ129、1のコレクタを電 源電圧VCCに固定し、これらNPNトランジスタ12 9、1のコレクタが論理を持たないようにしているの で、負荷抵抗による電圧降下という無駄をなくし、低電 源電圧での動作を確保することができる。したがって、 低消費電力性を実現することができる。

【0470】また、このAND回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理を行うようにしているの で、低電流での動作を確保することができる。したがっ て、この点からしても、低消費電力性を実現することが できる。

【0471】また、このAND回路では、入力回路部を アルファ線に弱いNPNトランジスタ129、1で構成 しているが、これらNPNトランジスタ129、1のコ はNPNトランジスタ、130は抵抗、131はPNP 50 レクタは電源電圧VCCに固定される。この結果、これ

らNPNトランジスタ129、1のコレクタの論理がア ルファ線によるソフトエラーによって反転してしまい、 出力信号Xの論理も反転してしまうという事態が発生す ることはない。したがって、高ソフトエラー耐性を実現 することができる。

【0472】また、このAND回路によれば、ECL回 路による場合に比較して、少ない素子数で、同一の論理 機能を達成することができる。したがって、高集積性を 実現することができる。

【0473】このように、この第31実施例によれば、 2入力のAND回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0474】第32実施例・・図37、図38 図37は、本発明の第32実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」をOR-AND回路に適 用した場合の一例である。

回路(第17実施例の論理回路)、135、136は入 力端子、137、138はNPNトランジスタ、139 は抵抗、140はPNPトランジスタである。

【0476】 ここに、NPNトランジスタ137、13 8、抵抗139、PNPトランジスタ140及び抵抗5 でOR回路134と同一構成のOR回路141が構成さ れている。

【0477】即ち、このOR-AND回路は、図38に · も示すように、入力信号A、Bが入力されるOR回路1 41と、入力信号C、Dが入力されるOR回路134と 30 ルファ線によるソフトエラーによって反転してしまい、 を、ノード142で結線し、OR回路141の出力(A +B) と、OR回路134の出力 (C+D) とをAND 処理してなる信号 (A+B) ・ (C+D) を得るように したものである。

【0478】ここに、このOR-AND回路では、入力 回路部を、コレクタをVCC電源線7に接続されたNP Nトランジスタ137、138、1、36で構成してい る。即ち、これらNPNトランジスタ137、138、 1、36のコレクタを電源電圧VCCに固定し、これら NPNトランジスタ137、138、1、36のコレク 40 夕が論理を持たないようにしている。この結果、これら NPNトランジスタ137、138、1、36における ミラー効果をなくし、前段回路の負荷を軽くし、前段回 路の出力側の充放電電流を少なくすることができる。し たがって、高速性を実現することができる。

【0479】また、このOR-AND回路では、ECL 回路による場合のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理が行われる。した がって、高速な論理処理が可能であり、この点からして も、高速性を実現することができる。

66

【0480】また、このOR-AND回路では、出力回 路部にPNPトランジスタ140からなる負荷駆動能力 の大きいコレクタ接地回路と、PNPトランジスタ4か らなる負荷駆動能力の大きいコレクタ接地回路6とを設 けている。

【0481】この結果、負荷が長配線や多数ファンアウ ト等の高負荷の場合でも、動作速度の低下を少なくする ことができる。したがって、この点からしても、高速性 を実現することができる。

【0482】また、このOR-AND回路では、前述し たように、入力回路部を構成するNPNトランジスタ1 37、138、1、36のコレクタを電源電圧VCCに 固定し、これらNPNトランジスタ137、138、 1、36が論理を持たないようにしているので、負荷抵 抗による電圧降下という無駄をなくし、低電源電圧での 動作を確保することができる。したがって、低消費電力 性を実現することができる。

【0483】また、このOR-AND回路では、前述し たように、ECL回路による場合のように電流切換え動 【0475】図中、134は図17に示す2入力のOR *2*0 作を必要とせず、単にレベルを伝達することで論理処理 を行うようにしているので、低電流での動作を確保する ことができる。したがって、この点からしても、低消費 電力性を実現することができる。

> 【0484】また、このOR-AND回路では、入力回 路部をアルファ線に弱いNPNトランジスタ137、1 38、1、36で構成しているが、これらNPNトラン ジスタ137、138、1、36のコレクタは、電源電 圧VCCに固定される。この結果、これらNPNトラン ジスタ137、138、1、36のコレクタの論理がア 出力信号Xの論理も反転してしまうという事態が発生す ることはない。したがって、高ソフトエラー耐性を実現 することができる。

【0485】また、このOR-AND回路によれば、E CL回路による場合に比較して、少ない素子数で、同一 の論理機能を達成することができる。したがって、高集 積性を実現することができる。

【0486】このように、この第32実施例によれば、 OR-AND回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0487】第33実施例・・図39、図40

図39は、本発明の第33実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」をNOT-AND回路 (NOR回路) に適用した場合の一例である。

【0488】図中、143は図2に示すNOT回路 (第 2 実施例の論理回路)、144は入力端子、145はN 50 PNトランジスタ、146は抵抗、147はnMOSト

ランジスタである。

【0489】 ここに、NPNトランジスタ145、抵抗 146、nMOSトランジスタ147及び抵抗13でN OT回路143と同一構成のNOT回路148が構成さ れている。

【0490】即ち、このNOT-AND回路は、図40 にも示すように、入力信号Aが入力されるNOT回路1 48の出力端と、入力信号Bが入力されるNOT回路1 43の出力端とをノード149で結線し、NOT回路1 48の出力/Aと、NOT回路143の出力/BとをA 10 ND処理してなる信号/A・/Bを得るようにしたもの である。

【0491】ここに、このNOT-AND回路では、入力回路部を、コレクタをVCC電源線7に接続されたNPNトランジスタ145、1で構成している。即ち、これらNPNトランジスタ145、1のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ145、1のコレクタが論理を持たないようにしている。この結果、これらNPNトランジスタ145、1におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0492】また、このNOT-AND回路では、EC L回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。 したがって、高速な論理処理が可能であり、この点から しても、高速性を実現することができる。

【0493】また、このNOT-AND回路では、前述したように、入力回路部を構成するNPNトランジスタ145、1のコレクタを電源電圧VCCに固定し、これ 30らNPNトランジスタ145、1が論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0494】また、このNOT-AND回路では、前述したように、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0495】また、このNOT-AND回路では、入力回路部をアルファ線に弱いNPNトランジスタ145、1で構成しているが、これらNPNトランジスタ145、1のコレクタは、電源電圧VCCに固定される。この結果、これらNPNトランジスタ145、1のコレクタの論理がアルファ線によるソフトエラーによって反転してしまい、出力信号Xの論理も反転してしまうという事態が発生することはない。したがって、高ソフトエラー耐性を実現することができる。

【0496】また、このNOT-AND回路によれば、

68

ECL回路による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高 集積性を実現することができる。

【0497】このように、この第33実施例によれば、 NOT-AND回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0498】第34実施例・・図41、図42

図41は、本発明の第34実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」をNOR-AND回路に 適用した場合の一例である。

【0499】図中、150は図18に示す2入力NOR 回路(第18実施例の論理回路)、151、152は入 力端子、153、154はNPNトランジスタ、155 は抵抗、156はnMOSトランジスタである。

【0500】また、NPNトランジスタ153、15 4、抵抗155、nMOSトランジスタ156及び抵抗 13でNOR回路150と同一構成のNOR回路157 が構成されている。

【0501】即ち、このNOR-AND回路は、図42 にも示すように、入力信号A、Bが入力されるNOR回路1570出力/ (A+B) と、入力信号C、Dが入力されるNOR回路1500出力/ (C+D) とをAND処理してなる信号/ (A+B) ・/ (C+D) を得るようにしたものである。

【0502】ここに、このNOR-AND回路では、入力回路部を、コレクタをVCC電源線7に接続されたNPNトランジスタ153、154、1、36で構成している。即ち、これらNPNトランジスタ153、154、1、36のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ153、154、1、36のコレクタが論理を持たないようにしている。この結果、これらNPNトランジスタ153、154、1、36におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0503】また、このNOR-AND回路では、EC 40 L回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

【0504】また、このNOR-AND回路では、前述したように、入力回路部を構成するNPNトランジスタ153、154、1、36のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ153、154、1、36のコレクタが論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電50 源電圧での動作を確保することができる。したがって、

低消費電力性を実現することができる。

【0505】また、このNOR-AND回路では、前述 したように、ECL回路による場合のように電流切換え 動作を必要とせず、単にレベルを伝達することで論理処 理を行うようにしているので、低電流での動作を確保す ることができる。したがって、この点からしても、低消 費電力性を実現することができる。

【0506】また、このNOR-AND回路では、入力 回路部をアルファ線に弱いNPNトランジスタ153、 154、1、36で構成しているが、これらNPNトラ 10 ンジスタ153、154、1、36のコレクタは、電源 電圧VCCに固定される。この結果、これらNPNトラ ンジスタ153、154、1、36のコレクタの論理が アルファ線によるソフトエラーによって反転してしま い、出力信号Xの論理も反転してしまうという事態が発 生することはない。したがって、高ソフトエラー耐性を 実現することができる。

【0507】また、このNOR-AND回路によれば、 ECL回路による場合に比較して、少ない素子数で、同 一の論理機能を達成することができる。したがって、高 20 集積性を実現することができる。

【0508】このように、この第34実施例によれば、 NOR-AND回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0509】第35実施例・・図43、図44 図43は、本発明の第35実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 ND回路に適用した場合の一例である。

【0510】図中、143は前述したように図2に示す NOT回路(第2実施例の論理回路)、159は入力端 子、160はNPNトランジスタ、161は抵抗、16 2はPNPトランジスタである。

【0511】ここに、NPNトランジスタ160、抵抗 161、PNPトランジスタ162及び抵抗13で図1 に示す非NOT回路と同一構成の非NOT回路163が 構成されている。

【0512】即ち、この非NOT/NOT-AND回路 40 は、図44にも示すように、入力信号Aが入力される非 NOT回路163の出力端と、入力信号Bが入力される NOT回路143の出力端とをノード164で結線し、 非NOT回路163の出力Aと、NOT回路143の出 カ/BとをAND処理してなる信号A・/Bを得るよう にしたものである。

【0513】 ここに、この非NOT/NOT-AND回 路では、入力回路部を、コレクタをVCC電源線7に接 続されたNPNトランジスタ160、1で構成してい

70

クタを電源電圧VCCに固定し、これらNPNトランジ スタ160、1のコレクタが論理を持たないようにして いる。この結果、これらNPNトランジスタ160、1 におけるミラー効果をなくし、前段回路の負荷を軽く し、前段回路の出力側の充放電電流を少なくすることが できる。したがって、高速性を実現することができる。

【0514】また、この非NOT/NOT-AND回路 では、ECL回路による場合のように電流切換え勁作を 必要とせず、単にレベルを伝達することで論理処理が行 われる。したがって、高速な論理処理が可能であり、こ の点からしても、高速性を実現することができる。

【0515】また、この非NOT/NOT-AND回路 では、前述したように、入力回路部を構成するNPNト ランジスタ160、1のコレクタを電源電圧VCCに固 定し、これらNPNトランジスタ160、1のコレクタ が論理を持たないようにしているので、負荷抵抗による 電圧降下という無駄をなくし、低電源電圧での動作を確 保することができる。したがって、低消費電力性を実現 することができる。

【0516】また、この非NOT/NOT-AND回路 では、前述したように、ECL回路による場合のように 電流切換え動作を必要とせず、単にレベルを伝達するこ とで論理処理を行うようにしているので、低電流での動 作を確保することができる。したがって、この点からし ても、低消費電力性を実現することができる。

【0517】また、この非NOT/NOT-AND回路 では、入力回路部をアルファ線に弱いNPNトランジス タ160、1で構成しているが、これらNPNトランジ スタ160、1のコレクタは、電源電圧VCCに固定さ 理回路を含んでなる論理回路」を非NOT/NOT-A 30 れる。この結果、これらNPNトランジスタ160、1 のコレクタの論理がアルファ線によるソフトエラーによ って反転してしまい、出力信号Xの論理も反転してしま うという事態が発生することはない。したがって、高ソ フトエラー耐性を実現することができる。

> 【0518】また、この非NOT/NOT-AND回路 によれば、ECL回路による場合に比較して、少ない素 子数で、同一の論理機能を達成することができる。した がって、高集積性を実現することができる。

【0519】このように、この第35実施例によれば、 非NOT/NOT-AND回路について、高速性と、低 消費電力性と、高ソフトエラー耐性とをすべて実現する ことができる。

【0520】第36実施例・・図45、図46 図45は、本発明の第36実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」を排他的論理和回路に適 用した場合の一例である。

【0521】図中、134は前述したように図17に示 る。即ち、これらNPNトランジスタ160、1のコレ 50 すOR回路(第17実施例の論理回路)、165は入力

端子、166はNPNトランジスタ、167はPNPトランジスタ、168はnMOSトランジスタ、169~171は抵抗である。

【0522】 ここに、NPNトランジスタ166、PN Pトランジスタ167、nMOSトランジスタ168及 び抵抗169~171で非NOT/NOT回路172が 構成されている。

【0523】即ち、NPNトランジスタ166、PNPトランジスタ167及び抵抗169、170で非NOT回路が構成され、NPNトランジスタ166、nMOS 10トランジスタ168及び抵抗169、171でNOT回路が構成されている。

【0524】また、173は入力端子、174はNPNトランジスタ、175はPNPトランジスタ、176はnMOSトランジスタ、177は抵抗であり、NPNトランジスタ174、PNPトランジスタ175、nMOSトランジスタ176及び抵抗177、170、171で非NOT/NOT回路178が構成されている。

【0525】即ち、NPNトランジスタ174、PNPトランジスタ175及び抵抗177、171で非NOT 20回路が構成され、NPNトランジスタ174、nMOSトランジスタ176及び抵抗177、170でNOT回路が構成されている。

【0526】換言すれば、この排他的論理和回路では、 図46にも示すように、非NOT/NOT回路178の 非NOT出力端と、非NOT/NOT回路172のNO T出力端とをノード179で結線し、このノード179 に非NOT/NOT回路178の非NOT出力Aと、非 NOT/NOT回路172のNOT出力/BとをAND 処理してなる信号A・/Bを得るようにされている。

【0527】また、非NOT/NOT回路178のNOT出力端と、非NOT/NOT回路172の非NOT出力端とをノード180で結線し、このノード180に非NOT/NOT回路178のNOT出力/Aと、非NOT/NOT回路172の非NOT出力BとをAND処理してなる信号/A・Bを得るようにされている。

【0528】そして、ノード179に得られる信号A・ /Bと、ノード180に得られる信号/A・BとをAN D処理してなる信号A・/B+/A・Bを出力端子10に得るようにされている。

【0529】ここに、この排他的論理和回路では、入力回路部を、コレクタをVCC電源線7に接続されたNPNトランジスタ174、166で構成している。即ち、これらNPNトランジスタ174、166のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ174、166における。この結果、これらNPNトランジスタ174、166におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

72

【0530】また、この排他的論理和回路では、非NOT/NOT回路178、172の出力を、コレクタをVCC電源線7に接続されたNPNトランジスタ1、36で受けるようにしている。この結果、これらNPNトランジスタ1、36におけるミラー効果をなくし、非NOT/NOT回路172、178の負荷を軽くし、非NOT/NOT回路172、178の出力側の充放電電流を少なくすることができる。したがって、この点からしても、高速性を実現することができる。

0 【0531】また、この排他的論理和回路では、ECL 回路による場合のように電流切換え動作を必要とせず、 単にレベルを伝達することで論理処理が行われる。した がって、高速な論理処理が可能であり、この点からして も、高速性を実現することができる。

【0532】また、この排他的論理和回路では、出力回路部にPNPトランジスタ4からなる負荷駆動能力の大きいコレクタ接地回路6を設けている。この結果、負荷が長配線や多数ファンアウト等の高負荷の場合でも、動作速度の低下を少なくすることができる。したがって、この点からしても、高速性を実現することができる。

【0533】また、この排他的論理和回路では、前述したように、入力回路部を構成するNPNトランジスタ174、166のコレクタ及び非NOT/NOT回路178、172の出力を受けるNPNトランジスタ1、36のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ174、166、1、36のコレクタが論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現するこ30とができる。

【0534】また、この排他的論理和回路では、前述したように、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0535】また、この排他的論理和回路では、入力回路部をアルファ線に弱いNPNトランジスタ174、166で構成し、非NOT/NOT回路178、172の出力をアルファ線に弱いNPNトランジスタ1、36で受けるようにしているが、これらNPNトランジスタ174、166、1、36のコレクタは、電源電圧VCCに固定される。この結果、これらNPNトランジスタ174、166、1、36のコレクタの論理がアルファ線によるソフトエラーによって反転してしまい、出力信号Xの論理も反転してしまうという事態が発生することはない。したがって、高ソフトエラー耐性を実現することができる。

【0536】また、この排他的論理和回路によれば、E 50 CL回路による場合に比較して、少ない素子数で、同一 73

の論理機能を達成することができる。したがって、高集 積性を実現することができる。

【0537】このように、この第36実施例によれば、 排他的論理和回路について、高速性と、低消費電力性 と、高ソフトエラー耐性と、高集積性とをすべて実現す ることができる。

【0538】第37実施例・・図47、図48 図47は、本発明の第37実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 10 理回路を含んでなる論理回路」を一致論理和回路に適用 した場合の一例である。

【0539】図中、150は前述したように図18に示すNOR回路(第18実施例の論理回路)、181は入力端子、182はNPNトランジスタ、183はPNPトランジスタ、184はnMOSトランジスタ、185~187は抵抗である。

【0540】 ここに、NPNトランジスタ182、PN Pトランジスタ183、nMOSトランジスタ184及 び抵抗185~187で非NOT/NOT回路188が 20 構成されている。

【0541】即ち、NPNトランジスタ182、PNPトランジスタ183及び抵抗185、186で非NOT回路が構成され、NPNトランジスタ182、nMOSトランジスタ184及び抵抗185、187でNOT回路が構成されている。

【0542】また、189は入力端子、190はNPNトランジスタ、191はPNPトランジスタ、192は nMOSトランジスタ、193は抵抗であり、NPNトランジスタ190、PNPトランジスタ191、nMO 30Sトランジスタ192及び抵抗193、186、187で非NOT/NOT回路194が構成されている。

【0543】即ち、NPNトランジスタ190、PNPトランジスタ191及び抵抗193、186で非NOT回路が構成され、NPNトランジスタ190、nMOSトランジスタ192及び抵抗193、187でNOT回路が構成されている。

【0544】換言すれば、この一致論理和回路では、図48にも示すように、非NOT/NO回路194の非NOT出力端と、非NOT/NOT回路188の非NOT 40出力端とをノード195で結線し、このノード195に非NOT/NOT回路194の非NOT出力Aと、非NOT/NOT回路188の非NOT出力BとをAND処理してなる信号A・Bを得るようにされている。

【0545】また、非NOT/NOT回路194のNOT出力端と、非NOT/NOT回路188のNOT出力端とをノード196で結線し、このノード196に非NOT/NOT回路194のNOT出力/Aと、非NOT/NOT回路188のNOT出力/BとをAND処理してなる信号/A・/Bが得るようにされている。

74

【0546】そして、これらノード195に得られる信号A・Bと、ノード196に得られる信号/A・/BとをAND処理してなる信号A・B+/A・/Bを出力端子10に得るようにされている。

【0547】ここに、この一致論理和回路では、入力回路部を、コレクタをVCC電源線7に接続されたNPNトランジスタ190、182で構成している。即ち、これらNPNトランジスタ190、182のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ190、182における。この結果、これらNPNトランジスタ190、182におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0548】また、この一致論理和回路では、非NOT/NOT回路194、188の出力を、コレクタをVC C電源線7に接続されたNPNトランジスタ1、36で受けるようにしている。この結果、これらNPNトランジスタ1、36におけるミラー効果をなくし、非NOT/NOT回路194、188の出力側の充放電電流を少なくすることができる。したがって、この点からしても、高速性を実現することができる。

【0549】また、この一致論理和回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

【0550】また、この一致論理和回路では、前述したように、入力回路部を構成するNPNトランジスタ190、182のコレクタ及び非NOT/NOT回路194、188の出力を受けるNPNトランジスタ1、36のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ190、182、1、36のコレクタが論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0551】また、この一致論理和回路では、前述した かまうに、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を 行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0552】また、この一致論理和回路では、入力回路 部をアルファ線に弱いNPNトランジスタ190、18 2で構成し、非NOT/NOT回路194、188の出 力をアルファ線に弱いNPNトランジスタ1、36で受 けるようにしているが、これらNPNトランジスタ19 50 0、182、1、36のコレクタは、電源電圧VCCに

固定される。この結果、これらNPNトランジスタ19 0、182、1、36のコレクタの論理がアルファ線に よるソフトエラーによって反転してしまい、出力信号X の論理も反転してしまうという事態が発生することはな い。したがって、高ソフトエラー耐性を実現することが できる。

【0553】また、この一致論理和回路によれば、EC L回路による場合に比較して、少ない素子数で、同一の **論理機能を達成することができる。したがって、高集積** 性を実現することができる。

【0554】このように、この第37実施例によれば、 一致論理和回路について、高速性と、低消費電力性と、 高ソフトエラー耐性と、高集積性とをすべて実現するこ とができる。

【0555】第38実施例・・図49、図50 図49は、本発明の第38実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」をアウト・フェーズのラ ッチ回路に適用した場合の一例である。

【0556】図中、150は前述したように図18に示 すNOR回路(第18実施例の論理回路)、197はN OR回路150と同一構成のNOR回路であり、198 は入力端子、199、200はNPNトランジスタ、2 01はnMOSトランジスタ、202、203は抵抗で ある。

【0557】即ち、このラッチ回路は、図50にも示す ように、NOR回路197の一方の入力端子にSET信 号を入力し、NOR回路197の出力をNOR回路15 0の一方の入力端子に入力し、NOR回路150の他方 30 の入力端子にRESET信号を入力し、NOR回路15 0の出力をNOR回路197の他方の入力端子に入力す るように構成されている。

【0558】ここに、このラッチ回路では、SET信号 の入力回路部を、コレクタをVCC電源線7に接続され たNPNトランジスタ199で構成している。即ち、こ のNPNトランジスタ199のコレクタを電源電圧VC Cに固定し、このNPNトランジスタ199のコレクタ が論理を持たないようにしている。この結果、このNP Nトランジスタ199におけるミラー効果をなくし、前 段回路の負荷を軽くし、前段回路の出力側の充放電電流 を少なくすることができる。したがって、高速性を実現 することができる。

【0559】また、このラッチ回路では、NOR回路1 97の出力を、コレクタをVCC電源線7に接続された NPNトランジスタ1で受けるようにしている。この結 果、このNPNトランジスタ1におけるミラー効果をな くし、NOR回路197の負荷を軽くし、NOR回路1 97の出力側の充放電電流を少なくすることができる。

ができる。

【0560】また、このラッチ回路では、RESET信 号の入力回路部を、コレクタをVCC電源線7に接続さ れたNPNトランジスタ36で構成している。即ち、こ のNPNトランジスタ36のコレクタを電源電圧VCC に固定し、NPNトランジスタ36のコレクタが論理を 持たないようにしている。この結果、このNPNトラン ジスタ36におけるミラー効果をなくし、前段回路の負 荷を軽くし、前段回路の出力側の充放電電流を少なくす 10 ることができる。したがって、この点からしても、高速 性を実現することができる。

76

【0561】また、このラッチ回路では、NOR回路1 50の出力を、コレクタをVCC電源線7に接続された NPNトランジスタ200で受けるようにしている。こ の結果、このNPNトランジスタ200におけるミラー 効果をなくし、NOR回路150の負荷を軽くし、NO R回路150の出力側の充放電電流を少なくすることが できる。したがって、この点からしても、高速性を実現 することができる。

20 【0562】また、このラッチ回路では、ECL回路に よる場合のように電流切換え動作を必要とせず、単にレ ベルを伝達することで論理処理が行われる。したがっ て、高速な論理処理が可能であり、この点からしても、 高速性を実現することができる。

【0563】また、このラッチ回路では、前述したよう に、SET信号の入力回路部を構成するNPNトランジ スタ199のコレクタ、NOR回路197の出力を受け るNPNトランジスタ1のコレクタ、RESET信号の 入力回路部を構成するNPNトランジスタ36のコレク 夕及びNOR回路150の出力を受けるNPNトランジ スタ200を電源電圧VCCに固定し、これらNPNト ランジスタ199、1、36、150のコレクタが論理 を持たないようにしているので、負荷抵抗による電圧降 下という無駄をなくし、低電源電圧での動作を確保する ことができる。したがって、低消費電力性を実現するこ とができる。

【0564】また、このラッチ回路では、前述したよう に、ECL回路による場合のように電流切換え動作を必 要とせず、単にレベルを伝達することで論理処理を行う ようにしているので、低電流での動作を確保することが できる。したがって、この点からしても、低消費電力性 を実現することができる。

【0565】また、このラッチ回路では、SET信号の 入力回路部をアルファ線に弱いNPNトランジスタ19 9で構成し、NOR回路197の出力をアルファ線に弱 **いNPNトランジスタ1で受けるようにし、RESET** 信号の入力回路部をアルファ線に弱いNPNトランジス タ36で構成し、NOR回路150の出力をアルファ線 に弱いNPNトランジスタ200で受けるようにしてい したがって、この点からしても、高速性を実現すること 50 るが、これらNPNトランジスタ199、1、36、2

00のコレクタは、電源電圧VCCに固定される。この結果、これらNPNトランジスタ199、1、36、200のコレクタの論理がアルファ線によるソフトエラーにより反転してしまい、出力信号Xの論理も反転してしまうということがなくなる。即ち、高ソフトエラー耐性を実現することができる。

【0566】また、このラッチ回路によれば、ECL回路による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高集積性を実現することができる。

【0567】このように、この第38実施例によれば、アウト・フェーズのラッチ回路について、高速性と、低消費電力性と、高ソフトエラー耐性と、高集積性とをすべて実現することができる。

【0568】第39実施例・・図51、図52

図51は、本発明の第39実施例の論理回路を示す回路 図であり、本発明中、第9の発明、即ち、「第1、第 2、第3、第4、第5、第6、第7又は第8の発明の論 理回路を含んでなる論理回路」をイン・フェーズのラッ チ回路に適用した場合の一例である。

【0569】図中、134は前述したように図17に示すOR回路(本発明の第17実施例の論理回路)、204はOR回路134と同一構成のOR回路であり、205はデータDが入力される入力端子、206はクロックCKが入力される入力端子、207、208はNPNトランジスタ、209はPNPトランジスタ、210、211は抵抗である。

【0570】即ち、このラッチ回路は、図52に示すように、OR回路204の一方の入力端子にデータDを入力し、OR回路204の他方の入力端子にクロックCK 30を入力し、OR回路134の一方の入力端子にクロックCKを入力し、OR回路204の出力端とOR回路134の出力端とをノード213で結線し、このノード213に得られる信号をOR回路134の他方の入力端子に入力するように構成されている。

【0571】ここに、このラッチ回路では、データ入力回路部を、コレクタをVCC電源線7に接続されたNPNトランジスタ207で構成している。即ち、このNPNトランジスタ207のコレクタを電源電圧VCCに固定し、このNPNトランジスタ207のコレクタが論理 40を持たないようにしている。この結果、このNPNトランジスタ207におけるミラー効果をなくし、前段回路の負荷を軽くし、前段回路の出力側の充放電電流を少なくすることができる。したがって、高速性を実現することができる。

【0572】また、このラッチ回路では、クロック入力回路部を、コレクタをVCC電源線7に接続されたNPNトランジスタ208、1で構成している。これらNPNトランジスタ208、1のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ208、1のコレ

78

クタが論理を持たないようにしている。この結果、この NPNトランジスタ208、1におけるミラー効果をな くし、前段回路の負荷を軽くし、前段回路の出力側の充 放電電流を少なくすることができる。したがって、高速 性を実現することができる。

【0573】また、このラッチ回路では、出力回路部に PNPトランジスタ4からなる負荷駆動能力の大きいコレクタ接地回路6と、PNPトランジスタ209からなる負荷駆動能力の大きいコレクタ接地回路とを設けてい 3。したがって、この点からしても、高速性を実現することができる。

【0574】また、このラッチ回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理が行われる。したがって、高速な論理処理が可能であり、この点からしても、高速性を実現することができる。

【0575】また、このラッチ回路では、データ入力回路部を構成するNPNトランジスタ207のコレクタ、クロック入力回路部を構成するNPNトランジスタ208、1のコレクタ及びノード213の電圧を受けるNPNトランジスタ36のコレクタを電源電圧VCCに固定し、これらNPNトランジスタ207、208、1、36が論理を持たないようにしているので、負荷抵抗による電圧降下という無駄をなくし、低電源電圧での動作を確保することができる。したがって、低消費電力性を実現することができる。

【0576】また、このラッチ回路では、ECL回路による場合のように電流切換え動作を必要とせず、単にレベルを伝達することで論理処理を行うようにしているので、低電流での動作を確保することができる。したがって、この点からしても、低消費電力性を実現することができる。

【0577】また、このラッチ回路では、データ入力回路部をアルファ線に弱いNPNトランジスタ207で構成し、クロック入力回路部をアルファ線に弱いNPNトランジスタ208、1で構成し、ノード213の電圧をアルファ線に弱いNPNトランジスタ36で受けるようにしているが、これらNPNトランジスタ207、208、1、36のコレクタは、電源電圧VCCに固定される。この結果、これらNPNトランジスタ207、208、1、36のコレクタの論理がアルファ線によるソフトエラーにより反転してしまい、出力信号Xの論理も反転してしまうということがなくなる。即ち、高ソフトエラー耐性を実現することができる。

【0578】また、このラッチ回路によれば、ECL回路による場合に比較して、少ない素子数で、同一の論理機能を達成することができる。したがって、高集積性を実現することができる。

Nトランジスタ208、1のコレクタを電源電圧VCC 【0579】このように、この第39実施例によれば、 に固定し、これらNPNトランジスタ208、1のコレ *50* イン・フェーズのラッチ回路について、高速性と、低消 費電力性と、高ソフトエラー耐性と、高集積性とをすべ て実現することができる。

【0580】インタフェース回路・・図53〜図58 以下、第17実施例の論理回路(OR回路)、第18実 施例の論理回路(NOR回路)及び第21実施例の論理 回路(OR/NOR回路)を例にして、ECL回路、C ML回路、GaAs回路及びCMOS回路との接続に必要 なインタフェース回路について説明する。

【0581】(1) ECL回路-第17実施例の論理回路(OR回路)間のインタフェース回路・・図53 図53において、214はECL回路、215はインタフェース回路をなす反転増幅回路、134は第17実施例の論理回路(OR回路)である。このように、ECL回路214-第17実施例の論理回路(OR回路)134間のインタフェース回路としては、ECL回路214の出力を反転増幅する反転増幅回路215を設ければ足りる。

【0582】 (2) CML回路-第17実施例の論理回路(OR回路) 間のインタフェース回路・・図54 図54において、216はCML回路である。このよう 20 に、CML回路216-第17実施例の論理回路(OR 回路) 134間には、インタフェース回路は不要である。

【0583】 (3) 第21実施例の論理回路 (OR/N OR回路) - ECL回路間のインタフェース回路・・図 55

図55において、217は第21実施例の論理回路(OR/NOR回路)、218、219はインタフェース回路をなすレベルシフト回路である。なお、この例では、ECL回路214は、入力のスレッショルド電圧を決定 30 するためのNPNトランジスタ220のベースに第21 実施例の論理回路(OR/NOR回路)217のOR出力を入力するようにされている。

【0584】このように、第21実施例の論理回路(OR/NOR回路)217-ECL回路214(入力のスレッショルド電圧を決定するためのNPNトランジスタ220のペースにOR出力を入力するようにした場合)間のインタフェース回路としては、第21実施例の論理回路(OR/NOR回路)217のOR出力をレベルシフトするレベルシフト回路218と、第21実施例の論理回路(OR/NOR回路)217のNOR出力をレベルシフトするレベルシフト回路219とを設ければ足りる。

【0585】(4)第18実施例の論理回路(NOR回路)-ECL回路間のインタフェース回路・・図56 図56において、150は第18実施例のNOR回路である。なお、この例では、ECL回路214は、入力のスレッショルド電圧を決定するためのNPNトランジスタ220のベースに基準電圧Vrefを入力するようにされている。 80

【0586】このように、第18実施例の論理回路(NOR回路)150-ECL回路214(入力のスレッショルド電圧を決定するためのNPNトランジスタ220のベースに基準電圧Vrefを入力するようにした場合)間のインタフェース回路としては、第18実施例の論理回路(NOR回路)150のNOR出力をレベルシフトするレベルシフト回路218を設ければ足りる。

【0587】(5) GaAs回路又はCMOS回路-第1 7実施例の論理回路(OR回路)間のインタフェース回 10 路・・図57

図57において、134は前述した第17実施例の論理 回路(OR回路)、221はGaAs回路、222はCM OS回路、223はインタフェース回路である。

【0588】このインタフェース回路223は低電源電圧側から決定されているGaAs回路221又はCMOS回路222の出力信号の論理レベルを高電源電圧側から決定されるようにし、かつ、論理レベルの値を第17実施例の論理回路(OR回路)134に合わせるように機能するものである。

20 【0589】このように、GaAs回路221又はCMOS回路222-第17実施例の論理回路(OR回路)134間のインタフェース回路としては、nMOSトランジスタ224及び抵抗225~227からなる回路を設ければ足りる。

【0590】(6)第17実施例の論理回路(OR回路)-GaAs回路又はCMOS回路間のインタフェース回路・・図58

図58に示すように、第17実施例の論理回路(OR回路) 134-GaAs回路221又はCMOS回路222 間のインタフェース回路としては、第17実施例の論理 回路(OR回路) 134のOR出力をレベルシフトする レベルシフト回路218を設ければ足りる。

[0591]

【発明の効果】以上のように、本発明中、第1、第3、第5、第7の発明によれば、非NOT回路や、OR回路等について、高速性と、低消費電力性と、高ソフトエラー耐性と、高集積性とをすべて実現することができる。特に、第5、第7の発明によれば、第1、第3の発明よりも消費電力の低減化を図ることができる。

0 【0592】また、本発明中、第2、第4、第6、第8の発明によれば、NOT回路や、NOR回路等について、高速性と、低消費電力性と、高ソフトエラー耐性と、高集積性とをすべて実現することができる。特に、第6、第8の発明によれば、第2、第4の発明よりも消費電力の低減化を図ることができる。

【0593】また、本発明中、第9の発明によれば、OR/NOR回路や、DOT-AND回路等、各種の論理回路について、高速性と、低消費電力性と、高ソフトエラー耐性と、高集積性とをすべて実現することができる。特に、第5~第8の発明を基本回路として構成され

る論理回路は、第1~第4の発明を基本回路として構成 される論理回路よりも消費電力の低減化を図ることがで きる。

【図面の簡単な説明】

【図1】本発明の第1実施例の論理回路(非NOT回路)を示す回路図である。

【図2】本発明の第2実施例の論理回路 (NOT回路) を示す回路図である。

【図3】本発明の第3実施例の論理回路(非NOT回路)を示す回路図である。

【図4】本発明の第4実施例の論理回路 (NOT回路) を示す回路図である。

【図5】本発明の第5実施例の論理回路(非NOT回路)を示す回路図である。

【図6】本発明の第6実施例の論理回路(NOT回路) を示す回路図である。

【図7】本発明の第7実施例の論理回路(非NOT回路)を示す回路図である。

【図8】本発明の第8実施例の論理回路(NOT回路) を示す回路図である。

【図9】本発明の第9実施例の論理回路(非NOT回路)を示す回路図である。

【図10】本発明の第10実施例の論理回路 (NOT回路) を示す回路図である。

【図11】本発明の第11実施例の論理回路(非NOT回路)を示す回路図である。

【図12】本発明の第12実施例の論理回路(NOT回 路)を示す回路図である。

【図13】本発明の第13実施例の論理回路(非NOT 回路)を示す回路図である。

【図14】本発明の第14実施例の論理回路 (NOT回路) を示す回路図である。

【図15】本発明の第15実施例の論理回路(非NOT回路)を示す回路図である。

【図16】本発明の第16実施例の論理回路(NOT回路)を示す回路図である。

【図17】本発明の第17実施例の論理回路(2入力O R回路)を示す回路図である。

【図18】本発明の第18実施例の論理回路(2入力NOR回路)を示す回路図である。

【図19】本発明の第19実施例の論理回路(2入力O R回路)を示す回路図である。

【図20】本発明の第20実施例の論理回路(2入力NOR回路)を示す回路図である。

【図21】本発明の第21実施例の論理回路(2入力O R/NOR回路)を示す回路図である。

【図22】本発明の第21実施例の論理回路(2入力O R/NOR回路)の第1構成例を示す機略的断面図である。

【図23】本発明の第21実施例の論理回路(2入力〇 50 和回路)を示す回路図である。

82 R/NOR回路)の第2構成例を示す概略的断面図であ ス

【図24】本発明の第22実施例の論理回路(2入力A ND/NAND回路)を示す回路図である。

【図25】本発明の第23実施例の論理回路(2入力A ND/NAND回路)を示す回路図である。

【図26】本発明の第24実施例の論理回路(2入力O R回路)を示す回路図である。

【図27】本発明の第25実施例の論理回路(2入力N 10 OR回路)を示す回路図である。

【図28】本発明の第26実施例の論理回路(2入力O R回路)を示す回路図である。

【図29】本発明の第27実施例の論理回路(2入力NOR回路)を示す回路図である。

【図30】本発明の第28実施例の論理回路(2入力OR/NOR回路)を示す回路図である。

【図31】本発明の第28実施例の論理回路(2入力OR/NOR回路)の構成例を示す概略的断面図である。

【図32】本発明の第29実施例の論理回路(4入力O 20 R/NOR回路)を示す回路図である。

【図33】本発明の第29実施例の論理回路(4入力OR/NOR回路)のレイアウト例を示す平面図である。

【図34】本発明の第30実施例の論理回路(2入力AND/NAND回路)を示す回路図である。

【図35】本発明の第31実施例の論理回路(2入力A ND回路)を示す回路図である。

【図36】本発明の第31実施例の論理回路 (2入力A ND回路) の論理図である。

【図37】本発明の第32実施例の論理回路(OR-A 30 ND回路)を示す回路図である。

【図38】本発明の第32実施例の論理回路(OR-AND回路)の論理図である。

【図39】本発明の第33実施例の論理回路(NOT-AND回路=2入力NOR回路)を示す回路図である。

【図40】本発明の第33実施例の論理回路(NOT-AND回路=2入力NOR回路)の論理図である。

【図41】本発明の第34実施例の論理回路(NOR-AND回路)を示す回路図である。

【図42】本発明の第34実施例の論理回路 (NOR-40 AND回路) の論理図である。

【図43】本発明の第35実施例の論理回路(非NOT /NOT-AND回路)の回路図である。

【図44】本発明の第35実施例の論理回路(非NOT /NOT-AND回路)の論理図である。

【図45】本発明の第36実施例の論理回路(排他的論理和回路)を示す回路図である。

【図46】本発明の第36 実施例の論理回路(排他的論理和回路)の論理図である。

【図47】本発明の第37実施例の論理回路(一致論理制に関する。

83

【図48】本発明の第37実施例の論理回路(一致論理和回路)の論理図である。

【図49】本発明の第38実施例の論理回路(ラッチ回路)を示す回路図である。

【図50】本発明の第38実施例の論理回路(ラッチ回路)の論理図である。

【図51】本発明の第39実施例の論理回路(ラッチ回路)を示す回路図である。

【図52】本発明の第39実施例の論理回路(ラッチ回路)の論理図である。

【図53】ECL回路-本発明の第17実施例の論理回路(OR回路)間の接続例を示す回路図である。

【図54】CML回路-本発明の第17実施例の論理回路(OR回路)間の接続例を示す回路図である。

【図55】本発明の第21実施例の論理回路 (OR/N OR回路) - ECL回路間の接続例を示す回路図である。

84

【図 5 6】本発明の第1 8 実施例の論理回路 (NOR回路) - ECL回路間の接続例を示す回路図である。

【図57】GaAs回路又はCMOS回路-本発明の第1 7実施例の論理回路(OR回路)間の接続例を示す回路 図である。


【図58】本発明の第17実施例の論理回路(OR回 10 路)-GaAs回路又はCMOS回路間の接続例を示す回 路図である。

【符号の説明】

- 7 VCC電源線
- 8 VEE電源線


[図1] [図2] [図3]

第1 実施例(非NOT回路)




【図4】

第2実施例 (NOT回路)




【図5】

第3実施例(非NOT回路)




【図6】

第4実施例(NOT回路)




【図7】

第5実施例 (非NOT回路)



【図8】


第6実施例(NOT回路)




第7実施例(非NOT回路)

33 35 10 X=A 9 19 VEE=-2.0\

第8実施例(NOT回路)







【図20】

【図21】

第20実施院(2入力NOR回路)

第21実施例(2入力OR/NOR回路)







【図22】

【図26】

第21実施例の指理回路(2入力OR/NOR回路)の第1構成例

第24実施例 (2入力OR回路)







[図23]

【図24】

第21実施例の論理四路(2入力OR/NOR回路)の第2構成例


第22実施例(2入力AND/NAND回路)





【図25】


第23実施例(2入力AND/NAND回路)




【図27】

[図28]

第25英雄例(2入力NOR回路)




第26実施例(2入力OR回路)




[図29]

【図30】

第27実施例 (2入力NOR回路)




第28実施例 (2入力OR/NOR回路)




【図31】

【図32】

第28実施例の論理回路 (2入力OR/NOR回路)の構成例




第29実施例(4入力OR/NOR回路)




【図34】

【図36】


第31実施例の論項回路(2入力AND回路)




第30実施例(2入力AND/NAND回路)



[図33] [図35]







[図41]

【図52】

第34変施例(NOR-AND回路)








【図42】

【図43】

第34実施例の勤強回路(NOR-AND回路)








【図45】

第36実施例(排他的論理和回路)





[図46]

【図48】

第37実施例の論理団路(一款論理和回路)


第36実施例の論理凹路(排他的論理和凹路)






【図47】

第37実施例(一数論理和回路)





【図49】

第38実施例(ラッチ回路)




【図51】






【図53】

BCL回路-第17実施例の論理回路(OR回路)間の接続例




【図54】

CML回路-第17実施例の論理回路(OR回路)の接続例




【図55】

第21実施例の論理回路 (OR/NOR回路) - ECL回路の接続例




【図56】

第18実施例の論理回路(NOR回路)-ECL回路間の接続例



【図57】

GaAs回路又はCMOS回路-第17実施例の論理回路(OR回路)の接続例



【図58】

第17英統例の論理回路(OR回路) - GaAs回路XはCMOS回路周の接続例

